Search: 簡易 | 詳細 || Language: 英語 | 日本語 || ログイン |

Table of works

44 件の該当がありました． : このページのURL : HTML

	著者名 (author)	表題 (title)	論文誌/会議名	巻号	ページ範囲 (pages)	出版年月	File
論文誌	K. Takeuchi, K. Sakamoto, Y. Tsuchiya, T. Kato, R. Nakamura, A. Takeyama, T. Makino, T. Ohshima, M. Hashimoto, H. Shindo	Cross-Section Prediction Method for Proton Direct Ionization Induced Single Event Upset	IEEE Transactions on Nuclear Science	72(8)	2735 - 2742	2025年8月	pdf
論文誌	M. Hashimoto, J. Siriporn, A. Tsuchiya, H. Zhu, C.-K. Cheng	Analytical Eye-Diagram Model for On-Chip Distortionless Transmission Lines and Its Application to Design Space Exploration	IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences	E91-A(12)	3474-3480	2008年12月	113.pdf
論文誌	A. Tsuchiya, M. Hashimoto, H. Onodera	Optimal Termination of On-Chip Transmission-Lines for High-Speed Signaling	IEICE Trans. on Electronics	E90-C(6)	1267-1273	2007年6月	88.pdf
論文誌	A. Tsuchiya, M. Hashimoto, H. Onodera	Interconnect RL Extraction Based on Transfer Characteristics of Transmission-Line	IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences	E89-A(12)	3585-3593	2006年12月	2.pdf
論文誌	T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, M. Hashimoto	Si-Substrate Modeling Toward Substrate-Aware Interconnect Resistance and Inductance Extraction in SoC Design	IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences	E89-A(12)	3560-3568	2006年12月	3.pdf
論文誌	A. Tsuchiya, M. Hashimoto, H. Onodera	Performance Limitation of On-Chip Global Interconnects for High-Speed Signaling	IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences	E88-A(4)	885-891	2005年4月	11.pdf
論文誌	A. Tsuchiya, M. Hashimoto, H. Onodera	Representative Frequency for Interconnect R(f)L(f)C Extraction	IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences	E86-A(12)	2942-2951	2003年12月	14.pdf
論文誌	土谷亮, 橋本昌宜, 小野寺秀俊	VLSI配線の伝送線路特性を考慮した駆動力決定手法	情報処理学会論文誌	43(5)	1338--1347	2002年5月	63.pdf
国際会議	K. Takeuchi, K. Sakamoto, Y. Tsuchiya, T. Kato, R. Nakamura, A. Takeyama, T. Makino, T. Ohshima, M. Hashimoto, H. Shindo	Cross-Section Prediction Method for Proton Direct Ionization Induced Single Event Upset	Proceedings of European Conference on Radiation and Its Effects on Components and Systems (RADECS)			2024年9月
国際会議	L. Zhang, Y. Zhang, A. Tsuchiya, M. Hashimoto, E. Kuh, C-K Cheng	High Performance On-Chip Differential Signaling Using Passive Compensation for Global Communication	Proceedings of Asia and South Pacific Design Automation Conference (ASP-DAC)		385--390	2009年1月	115.pdf
国際会議	Y. Zhang, L. Zhang, A. Tsuchiya, M. Hashimoto, C.-K. Cheng	On-Chip High Performance Signaling Using Passive Compensation	Proceedings of IEEE International Conference on Computer Design (ICCD)		182-187	2008年10月	123.pdf
国際会議	M. Hashimoto, J. Siriporn, A. Tsuchiya, H. Zhu, Chung-Kuan Cheng	Analytical Eye-Diagram Model for On-Chip Distortionless Transmission Lines and Its Application to Design Space Exploration	Proceedings of IEEE Custom Integrated Circuits Conference (CICC)		869--872	2007年9月	91.pdf
国際会議	T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, M. Hashimoto	Si-Substrate Modeling Toward Substrate-Aware Interconnect Resistance and Inductance Extraction in SoC Design	Proceedings of IEEE Wrokshop on Signal Propagation on Interconnects (SPI)		227-230	2006年5月	65.pdf
国際会議	A. Tsuchiya, M. Hashimoto, H. Onodera	Interconnect RL Extraction at a Single Representative Frequency	Proceedings of Asia and South Pacific Design Automation Conference (ASP-DAC)		515-520	2006年1月	30.pdf
国際会議	T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, M. Hashimoto	Effective Si-Substrate Modeling for Frequency-Dependent Interconnect Resistance and Inductance Extraction	Proceedings of International Workshop on Compact Modeling (IWCM)		51-56	2006年1月
国際会議	M. Hashimoto, A. Tsuchiya, A. Shinmyo, H. Onodera	Performance Prediction of On-Chip High-Throughput Global Signaling	Proceedings of IEEE 14th Topical Meeting on Electrical Performance of Electronic Packaging (EPEP)		79-82	2005年10月	50.pdf
国際会議	A. Tsuchiya, M. Hashimoto, H. Onodera	Design Guideline for Resistive Termination of On-Chip High-Speed Interconnects	Proceedings of IEEE Custom Integrated Circuits Conference (CICC)		613-616	2005年9月	27.pdf
国際会議	A. Tsuchiya, M. Hashimoto, H. Onodera	Substrate Loss of On-Chip Transmission-Lines with Power/Ground Wires in Lower Layer	Proceedings of IEEE Workshop on Signal Propagation on Interconnects (SPI)		201-202	2005年5月	49.pdf
国際会議	A. Tsuchiya, M. Hashimoto, H. Onodera	Effects of Orthogonal Power/Ground Wires on On-Chip Interconnect Characteristics	Proceedings of International Meeting for Future of Electron Devices, Kansai		33-34	2005年4月
国際会議	A. Tsuchiya, M. Hashimoto, H. Onodera	Return Path Selection for Loop RL Extraction	Proceedings of Asia and South Pacific Design Automation Conference (ASP-DAC)		1078-1081	2005年1月	33.pdf
国際会議	M. Hashimoto, A. Tsuchiya, A. Shinmyo, H. Onodera	Performance Prediction of On-Chip Global Signaling	IEEE Electrical Design of Advanced Packaging and Systems (EDAPS)		87-100	2004年11月
国際会議	M. Hashimoto, A. Tsuchiya, H. Onodera	On-Chip Global Signaling by Wave Pipelining	IEEE 13th Topical Meeting on Electrical Performance of Electronic Packaging (EPEP)		311-314	2004年10月	56.pdf
国際会議	A. Tsuchiya, M. Hashimoto, H. Onodera	Performance Limitation of On-Chip Global Interconnects for High-Speed Signaling	Proceedings of IEEE Custom Integrated Circuits Conference (CICC)		489-492	2004年9月	66.pdf
国際会議	A. Tsuchiya, M. Hashimoto, H. Onodera	Representative Frequency for Interconnect R(f)L(f)C Extraction	Proceedings of Asia and South Pacific Design Automation Conference (ASP-DAC)		691-696	2004年1月	37.pdf
国際会議	A. Tsuchiya, M. Hashimoto, H. Onodera	Frequency Determination for Interconnect RLC Extraction	Proceedings of Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI)		288-293	2003年4月
国際会議	M. Hashimoto, D. Hiramatsu, A. Tsuchiya, H. Onodera	Interconnect Structures for High-Speed Long-Distance Signal Transmission	Proceedings of IEEE International ASIC/SOC Conference		426-430	2002年9月	57.pdf
国際会議	A. Tsuchiya, M. Hashimoto, H. Onodera	Driver Sizing for High-Performance Interconnects Considering Transmission-Line Effects	Proceedings of Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI)		377-381	2001年10月
国内会議(査読付き)	土谷亮, 橋本昌宜, 小野寺秀俊	配線の伝達特性ﾉ基づく抽出周波数決定手法	情報処理学会DAシンポジウム		169-174	2005年8月
国内会議(査読付き)	土谷亮, 橋本昌宜, 小野寺秀俊	オンチップ高速信号伝送における終端抵抗決定手法	第18回回路とシステム(軽井沢)ワークショップ		425-430	2005年4月
国内会議(査読付き)	土谷亮, 橋本昌宜, 小野寺秀俊	配線RL抽出におけるリターンパス選択手法	情報処理学会DAシンポジウム		175-180	2004年7月
国内会議(査読付き)	土谷亮, 橋本昌宜, 小野寺秀俊	オンチップ伝送線路のリターン電流分布が信号波形に与える影響 --- 平衡・不平衡伝送の比較 ---	第17回回路とシステム(軽井沢)ワークショップ		567-572	2004年4月
国内会議(査読付き)	土谷亮, 橋本昌宜, 小野寺秀俊	直交配線を持つオンチップ伝送線路の特性評価	情報処理学会DAシンポジウム		133-138	2003年7月
国内会議(査読付き)	土谷亮, 橋本昌宜, 小野寺秀俊	配線R(f)L(f)C抽出のための代表周波数決定手法	第16回回路とシステム(軽井沢)ワークショップ		61-66	2003年4月
国内会議(査読付き)	平松大輔, 土谷亮, 橋本昌宜, 小野寺秀俊	長距離高速信号伝送を可能にするVLSI配線構造の検討	情報処理学会DAシンポジウム		155-160	2002年7月
研究会・全国大会等	上村晋一朗, 土谷亮, 橋本昌宜, 小野寺秀俊	ロードマップに準拠したSPICEトランジスタモデルの構築	2006年電子情報通信学会総合大会講演論文集	(A-3-16)		2006年3月	76.pdf
研究会・全国大会等	土谷亮, 新名亮規, 橋本昌宜、小野寺秀俊	CMLを用いたオンチップ長距離高速信号伝送技術の開発	第9回システムLSIワークショップ		275-278	2005年11月
研究会・全国大会等	土谷亮, 橋本昌宜, 小野寺秀俊	オンチップ高速信号伝送用配線の解析的性能評価	電子情報通信学会 VLSI設計技術研究会	(VLD2004-145)		2005年3月
研究会・全国大会等	土谷亮, 橋本昌宜, 小野寺秀俊	実測と電磁界解析による基板損失の評価	第三回シリコンアナログRF研究会			2005年1月
研究会・全国大会等	土谷亮, 橋本昌宜, 小野寺秀俊	基板および周辺信号配線が配線特性に及ぼす影響の実測	第二回シリコンアナログRF研究会			2004年8月
研究会・全国大会等	土谷亮, 橋本昌宜, 小野寺秀俊	オンチップ伝送線路におけるリターン電流評価精度が信号波形に与える影響	第一回シリコンアナログRF研究会			2004年4月
研究会・全国大会等	土谷亮, 橋本昌宜, 小野寺秀俊	オンチップ高速信号配線における波形歪みの影響	2003年電子情報通信学会ソサイエティ大会講演論文集	(A-3-6)	56	2003年9月
研究会・全国大会等	土谷亮, 橋本昌宜, 小野寺秀俊	信号配線と下層配線との結合に対する直交配線の影響	2003年電子情報通信学会総合大会講演論文集	(A-3-14)	81	2003年3月
研究会・全国大会等	土谷亮, 橋本昌宜, 小野寺秀俊	LSI配線インダクタンスに対する直交配線の影響	2002年電子情報通信学会総合大会講演論文集	(A-3-23)	102	2002年3月
研究会・全国大会等	土谷亮, 橋本昌宜, 小野寺秀俊	長距離高速配線における RC モデルに基づく回路設計の限界	2001年電子情報通信学会ソサイエティ大会講演論文集	(A-3-6)	60	2001年9月