この検索内の頻出タグ:

227 件の該当がありました． : このページのURL : HTML

論文誌

[1] 密山幸男, 高橋一真, 今井林太郎, 橋本昌宜, 尾上孝雄, 白川功, "メディア処理向け再構成可能アーキテクチャでの動画像復号処理の実現," 電子情報通信学会論文誌A, volume J93-A, number 6, pages 397--413, 2010年6月. [144.pdf]

[2] 渡辺慎吾, 橋本昌宜, 佐藤寿倫, "タイミング歩留まり改善を目的とする演算器カスケーディング," 情報処理学会論文誌コンピューティングシステム, volume 1, number 2, pages 12--21, 2008年8月. [108.pdf]

[3] 高橋真吾, 築山修治, 橋本昌宜, 白川功, "液晶ディスプレイ用サンプリング回路におけるサンプリングパルスとトランジスタサイズの最適設計手法," 電子情報通信学会論文誌A, volume J91-A, number 3, pages 373-382, 2008年3月. [100.pdf]

[4] 内田好弘, 谷貞宏, 橋本昌宜, 築山修治, 白川功, "グラウンド平面・シールド配線によるシステム・オン・パネルの配線間容量の低減と容量見積もりの容易化," 情報処理学会論文誌, volume 47, number 6, pages 1665-1673, 2006年6月.

[5] 内田好弘, 谷貞宏, 橋本昌宜, 築山修治, 白川功, "システム液晶のための配線容量抽出手法," 情報処理学会論文誌, volume 46, number 6, pages 1395-1403, 2005年6月.

[6] 金本俊幾, 佐藤高史, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 小林宏行, 橋本昌宜, "遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法," 情報処理学会論文誌, volume 44, number 5, pages 1301-1310, 2003年5月. [21.pdf]

[7] 土谷亮, 橋本昌宜, 小野寺秀俊, "VLSI配線の伝送線路特性を考慮した駆動力決定手法," 情報処理学会論文誌, volume 43, number 5, pages 1338--1347, 2002年5月. [63.pdf]

[8] 橋本昌宜, 小野寺秀俊, 田丸啓吉, "グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法," 情報処理学会論文誌, volume 40, number 4, pages 1707-1716, 1999年4月.

国内会議(査読付き)

[1] 岩本陸, 橋本昌宜, "GPU アプリケーションのスレッド間通信を用いた不正メモリアクセス検出手法の検討," 情報処理学会DAシンポジウム, 2022年8月.

[2] 田上凱斗, 橋本昌宜, "RISC-Vプロセッサにおける故障注入実験及び中性子照射実験の結果比較," 情報処理学会DAシンポジウム, 2022年8月.

[3] 田上凱斗, 橋本昌宜, "RISC-Vプロセッサに対するフォールトインジェクション実験の結果分析," 情報処理学会DAシンポジウム, 2021年9月.

[4] 稲毛康太, 橋本昌宜, 上野嶺, 粟野皓光, 本間尚文, "モデルとプライバシーを保護するアンサンブル決定木向け秘匿推論プロトコル," 情報処理学会 コンピュータセキュリティシンポジウム, 2020年10月.

[5] 増田豊，長山凖，鄭泰禹，石原亨，籾山陽一，橋本昌宜, "クリティカルパス・アイソレーションとビット幅削減を用いた過電圧スケーリング向け省電力設計手法," 情報処理学会DAシンポジウム, 2020年8月.

[6] 土井龍太郎, 劉載勲, 橋本昌宜, "ビアスイッチFPGAの部分的再構成における書き換えスイッチ数の最小化," 情報処理学会DAシンポジウム, 2019年8月.

[7] 土井龍太郎, 劉載勲, 橋本昌宜, "ビアスイッチFPGA再構成時のスニークパス問題を回避するプログラミング順決定手法," 情報処理学会DAシンポジウム, 2018年8月.

[8] 増田豊, 長山準, 武野紘宜, 小川芳正, 籾山陽一, 橋本昌宜, "エラー予告FFとレプリカの電圧マージン制御性能の定量的比較," 情報処理学会DAシンポジウム, 2018年8月.

[9] 金本俊幾, 葛西孝己, 今井雅, 黒川敦, 橋本昌宜, 陳俊, 神藤始, "FOWLPを用いたLSIにおける再配線層上キャパシタ及びオンチップ容量の最適化," 情報処理学会DAシンポジウム, 2018年8月.

[10] 土井龍太郎, 橋本昌宜, "ビアスイッチFPGAにおけるスニークパス問題のSAT符号化を用いた検証," 情報処理学会DAシンポジウム, 2017年8月.

[11] 金本俊幾, 葛西孝己, 今井雅, 黒川敦, 橋本昌宜, 陳俊, 神藤始, "容量配置最適化に向けた15nm世代LSI・パッケージ・ボード電源網解析モデルの構築," 情報処理学会DAシンポジウム, 2017年8月.

[12] 増田豊, 橋本昌宜, "エラー予告ベース適応的電圧制御のMTTF考慮設計手法," 情報処理学会DAシンポジウム, 2017年8月.

[13] 中山貴博, 橋本昌宜, "常温で論理テスト可能な超低温動作VLSIのタイミング設計法の検討," 情報処理学会DAシンポジウム, 2017年8月.

[14] 増田豊, 尾上孝雄, 橋本昌宜, "低電圧・長寿命動作に向けたクリティカルパス・アイソレーション手法," 情報処理学会DAシンポジウム, 2016年9月.

[15] 佐藤雅紘, 増田豊, 飯塚翔一, 尾上孝雄, 橋本昌宜, "確率的回路寿命予測手法の計算安定性と確率取り扱いの妥当性に関する考察," 情報処理学会DAシンポジウム, 2016年9月.

[16] 秋原優樹, 廣瀬哲也, 田中勇気, 黒木修隆, 沼昌宏, 橋本昌宜, "小型センサデバイスに向けた無線給電システムの設計," 回路とシステムワークショップ, 258--263, 2015年8月.

[17] 増田豊, 橋本昌宜, 尾上孝雄, "電源ノイズ起因タイミング故障のデバッグにおけるC言語ベース故障検出手法の有効性評価," 情報処理学会DAシンポジウム, 2015年8月.

[18] 飯塚翔一, 樋口裕磨, 橋本昌宜, 尾上孝雄, "感度可変リングオシレータを用いた省面積デバイスパラメータばらつき推定手法," 情報処理学会DAシンポジウム, pages 15--20, 2014年8月.

[19] 増田豊, 橋本昌宜, 尾上孝雄, "電源ノイズ起因電気的故障を対象としたソフトウェアベース高速エラー検出手法の性能評価," 情報処理学会DAシンポジウム, pages 203--208, 2014年8月.

[20] 飯塚翔一, 水野雅文, 黒田弾, 橋本昌宜, 尾上孝雄, "適応的速度制御における連続時間マルコフ過程を用いた故障発生時間高速評価手法," 情報処理学会DAシンポジウム, 2013年8月.

[21] 橋本昌宜, "低電力回路技術," センサマイクロマシンとその応用シンポジウムプログラム, 2012年10月.

[22] 樋口裕磨, 新開健一, 橋本昌宜, R. Rao, S. Nassif, "感度可変リングオシレータを用いたデバイスパラメータばらつき推定," 情報処理学会DAシンポジウム, 2012年8月.

[23] 小谷憲, 増田弘生, 成木保文, 奥村隆昌, 城間誠, 金本俊幾, 古川且洋, 山中俊輝, 小笠原泰弘, 佐藤高史, 橋本昌宜, 黒川敦, 田中正和, "微細CMOSタイミング設計の新しいコーナー削減方法," 情報処理学会DAシンポジウム, pages 193--198, 2012年8月.

[24] 城間誠, 山中俊輝, 小笠原泰弘, 金本俊幾, 成木保文, 奥村隆昌, 増田弘生, 古川且洋, 佐藤高史, 橋本昌宜, 黒川敦, 田中正和, "微細プロセス（22nm世代）における配線コーナー設計手法の検討," 情報処理学会DAシンポジウム, pages 199--204, 2012年8月.

[25] 佐方剛, 成木保文, 奥村隆昌, 金本俊幾, 増田弘生, 佐藤高史, 橋本昌宜, 古川且洋, 田中正和, 山中俊輝, "CMOSドライバ回路遅延のNBTI劣化ばらつき特性解析," 情報処理学会DAシンポジウム, 2011年9月.

[26] 亀田敏広, 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, "スキャンパスを用いたNBTI劣化抑制に関する一検討," 情報処理学会DAシンポジウム, pages 201--206, 2011年9月.

[27] 木村修太, 橋本昌宜, 尾上孝雄, "製造後性能補償のためのリーク・遅延相関考慮クラスタリング手法," 情報処理学会DAシンポジウム, pages 93--98, 2010年9月.

[28] 榎並孝司, 木村修太, 橋本昌宜, 尾上孝雄, "自己性能補償に向けたカナリアFF挿入手法," 情報処理学会DAシンポジウム, pages 227--232, 2010年9月.

[29] 増田弘生, 佐方剛, 佐藤高史, 橋本昌宜, 古川且洋, 田中正和, 山中俊輝, 金本俊幾, "RTNを考慮した回路特性ばらつき解析方法の検討," 情報処理学会DAシンポジウム, pages 209--214, 2010年9月.

[30] 新開健一, 橋本昌宜, "広範囲な製造・環境ばらつきに対応したゲート遅延モデル," 情報処理学会DAシンポジウム, pages 73--78, 2009年8月.

[31] 橋本昌宜, 榎並孝司, 新開健一, 二宮進有, 阿部慎也, "電源ノイズや製造ばらつきによるクロックジッタ・スキューを考慮した統計的タイミング解析," 情報処理学会DAシンポジウム, pages 79--84, 2009年8月.

[32] 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, "NBTIによる劣化予測におけるトランジスタ動作確率算出法の評価," 情報処理学会DAシンポジウム, pages 181--186, 2009年8月.

[33] 佐方剛, 黒川敦, 奥村隆昌, 中島英斉, 増田弘生, 佐藤高史, 橋本昌宜, 蜂屋孝太郎, 古川且洋, 田中正和, 高藤浩資, 金本俊幾, "製造ばらつきに起因するリーク電流変動の低減アプローチ," 第22回 回路とシステム(軽井沢)ワークショップ, pages 444--449, 2009年4月. [120.pdf]

[34] 天木健彦, 橋本昌宜, 密山幸男, 尾上孝雄, "マルコフモデルによるオシレータサンプリング方式真性乱数生成器の乱数品質解析," 第22回 回路とシステム(軽井沢)ワークショップ, pages 474---479, 2009年4月. [121.pdf]

[35] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "タイミングエラー予告を用いた適応的速度制御におけるタイミングエラー頻度と消費電力のトレードオフ解析," 情報処理学会DAシンポジウム, pages 217--222, 2008年8月.

[36] 渡辺慎吾, 橋本昌宜, 佐藤寿倫, "タイミング歩留まり改善を目的とする演算器カスケーディング," 先進的計算基盤システムシンポジウム(Symposium on Advanced Computing Systems and Infrastructures; SACSIS), pages 115--122, 2008年6月.

[37] 奥村隆昌, 黒川敦, 増田弘生, 金本俊幾, 佐藤高史, 橋本昌宜, 高藤浩資, 中島英斉, 小野信任, "Vth ばらつきに拠る出力遷移時間ばらつきの解析," 第21回 回路とシステム(軽井沢)ワークショップ, pages 299--304, 2008年4月.

[38] 増田弘生, 大川眞一, 黄田剛, 奥村隆昌, 黒川敦, 金本俊幾, 佐藤高史, 橋本昌宜, 高藤浩資, 中島英斉, 小野信任, "チップ内システマティックばらつきと回路スキュー特性相関," 第21回 回路とシステム(軽井沢)ワークショップ, pages 617--622, 2008年4月.

[39] 阿部慎也, 橋本昌宜, 尾上孝雄, "製造ばらつきを考慮したメッシュ型クロック分配網のスキュー評価," 情報処理学会DAシンポジウム, pages 133-138, 2007年8月.

[40] 新開健一, 橋本昌宜, 尾上孝雄, "短距離ブロック内配線の自己発熱," 第20回 回路とシステム(軽井沢)ワークショップ, pages 7--12, 2007年4月. [83.pdf]

[41] 橋本昌宜, "製造・環境ばらつきと動的性能補償を考慮したタイミング検証に向けて," 第20回 回路とシステム(軽井沢)ワークショップ, pages 661--666, 2007年4月. [85.pdf]

[42] 榎並孝司, 二宮進有, 橋本昌宜, "電源ノイズの空間的相関を考慮した統計的タイミング解析," 第20回 回路とシステム(軽井沢)ワークショップ, pages 667--672, 2007年4月. [84.pdf]

[43] 中林太美世, 黒川敦, 増田弘生, 橋本昌宜, 佐藤高史, "45-65nmプロセスにおける遅延ばらつき特性の環境温度依存," 第20回 回路とシステム(軽井沢)ワークショップ, pages 691--696, 2007年4月. [86.pdf]

[44] 高藤浩資, 小林宏行, 小野信任, 増田弘生, 中島英斉, 奥村隆昌, 橋本昌宜, 佐藤高史, "統計的STAでのスルー依存性を考慮した遅延ばらつき計算手法の提案," 第20回 回路とシステム(軽井沢)ワークショップ, pages 709--714, 2007年4月. [87.pdf]

[45] 榎並孝司、橋本昌宜、尾上孝雄, "主成分分析による電源電圧変動の統計的モデル化手法," 情報処理学会DAシンポジウム, pages 205-210, 2006年7月.

[46] 小林宏行、小野信任、佐藤高史、岩井二郎、橋本昌宜, "統計的STA の精度検証手法," 情報処理学会DAシンポジウム, pages 7-12, 2006年7月.

[47] 小笠原泰弘, 橋本昌宜, 尾上孝雄, "LSI 配線における容量性, 誘導性クロストークノイズの定量的将来予測," 第19回 回路とシステム(軽井沢)ワークショップ, pages 5-10, 2006年4月. [73.pdf]

[48] 新開健一, 橋本昌宜, 黒川敦, 尾上孝雄, "電流変動に着目した広範囲な製造・環境ばらつき対応ゲート遅延モデル," 第19回 回路とシステム(軽井沢)ワークショップ, pages 559-564, 2006年4月. [75.pdf]

[49] 小林宏行, 小野信任, 佐藤高史, 岩井二郎, 橋本昌宜, "統計的STAの有効性の検証手法," 第19回 回路とシステム(軽井沢)ワークショップ, pages 553-558, 2006年4月. [74.pdf]

[50] 土谷亮, 橋本昌宜, 小野寺秀俊, "配線の伝達特性ﾉ基づく抽出周波数決定手法," 情報処理学会DAシンポジウム, pages 169-174, 2005年8月.

[51] 土谷亮, 橋本昌宜, 小野寺秀俊, "オンチップ高速信号伝送における終端抵抗決定手法," 第18回 回路とシステム(軽井沢)ワークショップ, pages 425-430, 2005年4月.

[52] 村松篤, 橋本昌宜, 小野寺秀俊, "オンチップインダクタンスを考慮したLSI電源配線網解析," 情報処理学会DAシンポジウム, pages 277-282, 2004年7月.

[53] 土谷亮, 橋本昌宜, 小野寺秀俊, "配線RL抽出におけるリターンパス選択手法," 情報処理学会DAシンポジウム, pages 175-180, 2004年7月.

[54] 佐藤高史, 市宮淳次, 小野信任, 蜂屋孝太郎, 橋本昌宜, "フロアプランにおけるオンチップ熱ばらつきの解析と対策," 情報処理学会DAシンポジウム, pages 133-138, 2004年7月.

[55] 金本俊幾, 阿久津滋聖, 中林太美世, 一宮敬弘, 蜂屋孝太郎, 石川博, 室本栄, 小林宏行, 橋本昌宜, 黒川敦, "遅延計算およびシグナルインテグリティを考慮した配線寄生容量抽出精度評価," 情報処理学会DAシンポジウム, pages 265-270, 2004年7月.

[56] 土谷亮, 橋本昌宜, 小野寺秀俊, "オンチップ伝送線路のリターン電流分布が信号波形に与える影響 --- 平衡・不平衡伝送の比較 ---," 第17回 回路とシステム(軽井沢)ワークショップ, pages 567-572, 2004年4月.

[57] 土谷亮, 橋本昌宜, 小野寺秀俊, "直交配線を持つオンチップ伝送線路の特性評価," 情報処理学会DAシンポジウム, pages 133-138, 2003年7月.

[58] 土谷亮, 橋本昌宜, 小野寺秀俊, "配線R(f)L(f)C抽出のための代表周波数決定手法," 第16回 回路とシステム(軽井沢)ワークショップ, pages 61-66, 2003年4月.

[59] 林宙輝, 橋本昌宜, 小野寺秀俊, "セルベース設計環境を用いた高性能データパス設計法の検討," 情報処理学会DAシンポジウム, pages 113-118, 2002年7月.

[60] 金本俊幾, 佐藤高史, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏行, 橋本昌宜, "0.1μm級LSIの遅延計算における寄生インダクタンスを考慮すべき配線の統計的選別手法," 情報処理学会DAシンポジウム, pages 149-154, 2002年7月.

[61] 山口隼司, 橋本昌宜, 小野寺秀俊, "IRドロップを考慮した電源線構造の最適化手法," 情報処理学会DAシンポジウム, pages 253-258, 2002年7月.

[62] 平松大輔, 土谷亮, 橋本昌宜, 小野寺秀俊, "長距離高速信号伝送を可能にするVLSI配線構造の検討," 情報処理学会DAシンポジウム, pages 155-160, 2002年7月.

[63] 佐藤高史, 金本俊幾, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏行, 橋本昌宜, "インダクタンスが配線遅延に及ぼす影響の定量的評価方法," 第15回 回路とシステム(軽井沢)ワークショップ, pages 493-498, 2002年4月.

[64] 高橋正郎, 橋本昌宜, 小野寺秀俊, "隣接位置を考慮した解析的クロストークノイズ見積もり手法," 情報処理学会DAシンポジウム, pages 19-24, 2001年7月.

[65] 橋本昌宜, 小野寺秀俊, "セルベース設計における連続的トランジスタ寸法最適化による消費電力削減手法," 情報処理学会DAシンポジウム, pages 185-190, 2000年7月.

[66] 橋本昌宜, 小野寺秀俊, "静的統計遅延解析に基づいたゲート寸法最適化による回路性能最適化手法," 第13回 回路とシステム(軽井沢)ワークショップ, pages 137-142, 2000年4月.

[67] 橋本昌宜, 小野寺秀俊, 田丸啓吉, "グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法," 情報処理学会DAシンポジウム, pages 269-274, 1998年7月.

[68] 橋本昌宜, 小野寺秀俊, 田丸啓吉, "入力端子接続最適化による消費電力削減手法," 情報処理学会DAシンポジウム, pages 99-104, 1997年7月.

研究会・全国大会等

[1] 橋本昌宜, 吉田正和, "GDDR6における高エネルギー中性子照射によるスタックビット・ブロックの発生," 宇宙科学技術連合講演会, 2023年10月.

[2] 松元拓人, 橋本昌宜, "量子ドットとイメージセンサを用いたリザバーコンピューティングによる画像分類," 電子情報通信学会ソサイエティ大会, 2023年9月.

[3] 五味唯美, 橋本昌宜, "ミューオン起因ソフトエラーの物理現象解明に向けた照射実験と解析," LSIとシステムのワークショップ, 2023年5月.

[4] 五味唯美, 高見一総, 水野るり惠, 新倉潤, Yifan DENG, 川瀬頒一郎, 渡辺幸信, 安部晋一郎, 廖望, 反保元伸, 梅垣いづみ, 竹下聡史, 下村浩一郎, 三宅康博, 橋本昌宜, "12-nm FinFETおよび28-nm プレナー型SRAMのミューオン起因ソフトエラー断面積の評価," 電子情報通信学会 集積回路研究会, 2023年4月.

[5] 上林幹宜, 小林和淑, 橋本昌宜, "LPDDR4 SDRAMとGDDR5 SDRAMのソフトエラー耐性の実測評価," 電子情報通信学会 VLSI設計技術研究会, 2023年1月.

[6] 橋本昌宜, "ミュオン起因ソフトエラーの測定と課題," 日本原子力学会2022年秋の大会, 2022年9月.

[7] 稲毛康太, 橋本昌宜, "モデル抽出攻撃に対して決定木構造漏洩がもたらす危険性評価," 電子情報通信学会総合大会講演論文集, 2022年3月.

[8] 田中雅文, 橋本昌宜, "FRETを利用したリザバーコンピューティングの小型デバイス実装の検討," 電子情報通信学会総合大会講演論文集, 2022年3月.

[9] 田中知成, 廖望, 橋本昌宜, 密山幸男, "仮想環境を用いたSRAM型FPGAにおける ソフトエラー評価手法," 情報処理学会SLDM研究会, 2022年3月.

[10] 根尾優一郎, 橋本昌宜, "CNNの組み合わせ回路実装に向けた重み調整によるLUT数削減手法の検討," 情報処理学会SLDM研究会, 2022年1月.

[11] 木村侑希大, 白井僚, 橋本昌宜, "小体積IoTノード向け磁界式バックスキャッタ通信手法の提案と評価," 電子情報通信学会 集積回路研究会, 2021年12月.

[12] 田中稔久, 白井僚, 橋本昌宜, "磁性体金属異物に対してロバストな直流磁界を用いた位置推定手法の検討," 電子情報通信学会 集積回路研究会, 2021年12月.

[13] 白井僚, 森聖太, 渡辺悠介, 中村柚希, 橋本昌宜, "360度視野角を有する3Dディスプレイの実現に向けた，極小画素ドットへの水中無線給電技術," 電子情報通信学会 集積回路研究会, 2021年12月.

[14] 川瀬頌一郎, 福田 宏哉, 渡辺幸信, 新倉潤, 橋本昌宜, "半導体デバイスにおける宇宙線ミュオン起因ソフトエラー発生率評価に向けたミュオン原子核捕獲反応測定計画 (1)概要," 日本原子力学会2021年秋の大会, 2021年9月.

[15] 根尾 優一郎, 橋本昌宜, "ビアスイッチのプログラミング電流制限によるバリスタ破損防止と抵抗値均質化の実験的評価," 電子情報通信学会総合大会講演論文集, 2021年3月.

[16] 藤原 廉, 根尾 優一郎, 橋本昌宜, "画素アレイ上の可変抵抗クロスバーを用いた フィルタ演算のエネルギー評価," 電子情報通信学会総合大会講演論文集, 2021年3月.

[17] 今川隆司, 劉載勲, 橋本昌宜, 越智裕之, "Via-Switch FPGAを対象とする算術演算アプリケーション回路の実装方式検討," 電子情報通信学会 VLSI設計技術研究会, 2020年3月.

[18] 井口憲幸, 伴野直樹, 岡本浩一郎, 沼田秀昭, 橋本昌宜, 杉林直彦, 阪本利司, 多田宗弘, "積層a-Si/SiN/a-Siバリスタを有するビアスイッチ素子の開発," 応用物理学会春季学術講演会, 2020年2月.

[19] 白井僚, 橋本昌宜, "送信機と電源線のインピーダンスを整合させる電源線アンテナ化手法," 電子情報通信学会 集積回路研究会, 2019年12月.

[20] 橋本昌宜, "高エネルギー効率コンピューティングを実現するビアスイッチFPGA (Invited)," 電子情報通信学会VLSI設計技術研究会, 2019年5月.

[21] 西孝将, 増田豊, 橋本昌宜, "FPGAを用いた動的電源ノイズ下でのエラー予告FFの動作検証," 電子情報通信学会総合大会講演論文集, 2019年3月.

[22] 山田詩門, 劉載勲, 橋本昌宜, "スパイキングニューラルネットワークの教師あり学習法の検討," 電子情報通信学会総合大会講演論文集, 2019年3月.

[23] 白井僚, 陳沛豪, 清水綾平, 橋本昌宜, "単一アンカーコイルによる直流磁界を用いた位置推定手法の検討," 電子情報通信学会 回路とシステム研究会, 2018年12月.

[24] 清水綾平, 白井僚, 陳沛豪, 橋本昌宜, "地磁気センサアレイの時系列データを用いた動き予測の検討," 電子情報通信学会 回路とシステム研究会, 2018年12月.

[25] 佐藤雅紘, 増田豊, 橋本昌宜, "過電圧スケーリングを用いた不正確計算による消費電力削減の検討," 電子情報通信学会VLSI設計技術研究会, number VLD2017-123, 2018年3月.

[26] 中澤祐希, 土井龍太郎, 劉載勲, 橋本昌宜, "ビアスイッチFPGA向け配線遅延解析手法の検討," 電子情報通信学会 VLSI設計技術研究会, number VLD2017-120, 2018年3月.

[27] 葛西孝己, 神藤始, 陳俊, 橋本昌宜, 今井雅, 黒川敦, 金本俊幾, "容量素子最適化のためのLSI・パッケージ・ボード電源網解析モデルの構築," 情報処理学会東北支部研究報告, 2018年2月.

[28] 白井僚, 河野仁, 廣瀬哲也, 橋本昌宜, "近傍界磁界通信・電界測距共用mm3級アンテナの実装と評価," 電子情報通信学会 回路とシステム研究会, 2017年12月.

[29] 白井僚, 廣瀬哲也, 橋本昌宜, "IoTノード向けアンテナ組込型小体積高効率トランスミッタの開発," 電子情報通信学会 集積回路研究会, 2017年12月.

[30] 橋本昌宜, "高エネルギー効率コンピューティングを実現するビアスイッチFPGA の開発 (Invited)," 電気関連学会関西連合大会, 2017年11月.

[31] 伴野直樹, 多田宗弘, 岡本浩一郎, 井口憲幸, 阪本利司, 波田博光, 越智裕之, 小野寺秀俊, 橋本昌宜, 杉林直彦, "低電力FPGAを実現するビアスイッチ技術を用いた大規模クロスバースイッチの実証 (Invited)," 電子情報通信学会シリコン材料・デバイス研究会, number SDM2016-144, 2017年2月.

[32] 橋本昌宜, "超低電圧SRAMのソフトエラー耐性 (Invited)," 電子情報通信学会 集積回路研究会, number ICD2016-22, pages 53--58, 2016年8月.

[33] 檜原弘樹, 岩崎晃, 橋本昌宜, 越智裕之, 密山幸男, 小野寺秀俊, 神原弘之, 若林一敏, 杉林直彦, 竹中崇, 波田博光, 多田宗弘, "センサの知能化に適したプロセッサアーキテクチャの考察," 電子情報通信学会ディペンダブルコンピューティング研究会, number DC2015-8, pages 43--48, 2015年4月.

[34] 佐藤雅紘, 飯塚翔一, 粟野皓光, 橋本昌宜, 尾上孝雄, "NBTIによる閾値電圧変化の確率的モデル化に関する一考察," 2015年電子情報通信学会総合大会講演論文集, 2015年3月.

[35] 河野仁, 橋本昌宜, 近藤利彦, 森村浩季, "超小型コイルを用いた近距離無線通信における周辺コイルの影響評価," 2015年電子情報通信学会総合大会講演論文集, 2015年3月.

[36] 益田涼平, 橋本昌宜, 尾上孝雄, "サーモパイル型赤外線センサを用いた人感センサの性能評価," 2015年電子情報通信学会総合大会講演論文集, 2015年3月.

[37] 鵜川翔平，信田龍哉，橋本昌宜，伊藤雄一，尾上孝雄, "クロスエントロピー法を用いたノード間距離情報に基づく3次元ノード位置推定," 情報処理学会ヒューマンコンピュータインタラクション研究会, 2015年1月.

[38] 土井龍太郎, 橋本昌宜, 尾上孝雄, "時間的三重化によるソフトエラー耐性向上の解析的評価," 電子情報通信学会ディペンダブルコンピューティング研究会, 2014年11月.

[39] 飯塚翔一, 水野雅文, 黒田弾, 橋本昌宜, 尾上孝雄, "プロセッサの適応的速度制御における故障発生時間見積り高速化に関する研究," LSIとシステムのワークショップ, 2014年5月.

[40] 河野仁, 鵜川翔平, 信田龍哉, 塚元瑞穂, 田中勇気, 中島康祐, 伊藤雄一, 廣瀬哲也, 橋本昌宜, "リアルタイム3次元モデリングシステムiClayの実現に向けた1mm^3級センサノードの要素技術開発," LSIとシステムのワークショップ, 2014年5月.

[41] 鵜川翔平, 信田龍哉, 伊藤雄一, 橋本昌宜, 尾上孝雄, "ノード間距離情報に基づいた逐次的3次元ノード位置推定手法の検討," 電子情報通信学会 回路とシステム研究会, number CAS2012-119, pages 131--136, 2014年3月.

[42] 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, "動的部分再構成による故障回避に適した初期配置配線の検討," 情報処理学会SLDM研究会, 2014年3月.

[43] 橋本昌宜, "オンチップばらつきモニタリングによる適応的性能補償 (Invited)," 電子情報通信学会 集積回路研究会, number IEICE-ICD2013-100, 2014年1月.

[44] 尾上孝雄, 橋本昌宜, 密山幸男, Dawood Alnajjar, 郡浦宏明, "VLSIの信頼性を向上させる再構成可能アーキテクチャ (Invited)," 電子情報通信学会リコンフィギャラブルシステム研究会, number IEICE-RECONF2013-51, 2013年11月.

[45] 作田賢志朗, 安部晋一郎, 渡辺幸信, 原田諒, 橋本昌宜, 更田裕司, 上村大樹, "宇宙線中性子起因マルチセルアップセットのスケーリング則調査," 応用物理学会秋期学術講演会, 2013年9月.

[46] 郡浦宏明, Dawood Alnajjar, 密山幸男, 越智裕之, 今川隆司, 野田真一, 若林一敏, 橋本昌宜, 尾上孝雄, "動作合成に対応した信頼性可変混合粒度再構成可能アーキテクチャの検討," 電子情報通信学会リコンフィギャラブルシステム研究会, number RECONF2013-8 , pages 41--46, 2013年5月.

[47] 郡浦宏明, Dawood Alnajjar, 密山幸男, 越智裕之, 今川隆司, 野田真一, 若林一敏, 橋本昌宜, 尾上孝雄, "C ベース設計に対応した信頼性可変粒度複合型再構成可能アーキテクチャ," LSIとシステムのワークショップ, 2013年5月.

[48] 原田諒, 密山幸男, 橋本昌宜, 尾上孝雄, "放射線起因一過性パルスが信頼性に与える影響の実験的評価," LSI とシステムのワークショップ, 2013年5月.

[49] 天木健彦, 橋本昌宜, 密山幸男, 尾上孝雄, "確率的動作モデルを用いたオシレータベース真性乱数生成回路のワーストケース設計手法," 電子情報通信学会 VLSI設計技術研究会, number VLD2012-154, pages 99--104, 2013年3月.

[50] 樋口裕磨, 橋本昌宜, 尾上孝雄, "オンチップセンサを用いたばらつき自己補償手法の検討," 電子情報通信学会 VLSI設計技術研究会, number VLD2012-138, pages 13--17, 2013年3月.

[51] 信田龍哉, 橋本昌宜, 尾上孝雄, "センサノード間静電容量結合に基づく距離推定に向けた電極形状の検討," 電子情報通信学会 回路とシステム研究会, number CAS2012-119, pages 131--136, 2013年3月.

[52] 原田諒, 密山幸男, 橋本昌宜, 尾上孝雄, "中性子起因一過性複数パルスの電源電圧及び基板バイアス依存性測定," 電子情報通信学会 VLSI設計技術研究会, number VLD2012-100, pages 237--241, 2012年11月.

[53] 郡浦宏明, 今川隆司, 密山幸男, 橋本昌宜, 尾上孝雄, "動的再構成機能を用いた故障回避手法の定量的信頼性評価," 電子情報通信学会 リコンフィギャラブルシステム研究会, number RECONF2012-59, pages 71--76, 2012年11月.

[54] 上野美保, 橋本昌宜, 尾上孝雄, "電気的タイミング故障のデバッグ向けオンチップリアルタイム電源電圧センサ," 2012年電子情報通信学会ソサイエティ大会講演論文集, number A-3-6, 2012年9月.

[55] 安部晋一郎, 渡辺幸信, 原田諒, 橋本昌宜, 更田裕司, 上村大樹, "宇宙線中性子起因ソフトエラーに関するマルチセルアップセット解析," 応用物理学会秋期学術講演会, 2012年9月.

[56] 天木健彦, 橋本昌宜, 尾上孝雄, "ゆらぎ増幅回路を用いたオシレータベース物理乱数生成器," 電子情報通信学会 集積回路研究会, number ICD2011-118, pages 87--92, 2011年12月.

[57] 橋本昌宜, "超低電圧サブスレショルド回路設計," 電子情報通信学会 VLSI設計技術研究会, number VLD211-82, pages 173--178, 2011年11月.

[58] 橋本昌宜, "超低電圧SRAMにおける中性子起因ソフトエラーの評価," ソフトエラー(などのLSIにおける放射線効果)に関する第1回勉強会, 2011年9月.

[59] 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, "動的再構成可能アーキテクチャによる故障回避機構の定量的信頼性評価," 電子情報通信学会 リコンフィギャラブルシステム研究会, number RECONF2011-6, pages 31--36, 2011年5月.

[60] 橋本昌宜, 更田裕司, "超低電圧サブスレショルド回路設計," 2011年電子情報通信学会総合大会講演論文集, 2011年3月.

[61] 高井康充, 橋本昌宜, 尾上孝雄, "電源ノイズに注目した電源遮断法の実機評価," 電子情報通信学会 集積回路研究会, number ICD2010-109, pages 75-80, 2010年12月.

[62] 橋本昌宜, "国際会議への論文の執筆ガイド　〜 VLSI設計技術分野での一考察 〜," 電子情報通信学会 VLSI設計技術研究会, number VLD2010-69, page 91, 2010年11月.

[63] 天木健彦, 橋本昌宜, 密山幸男, 尾上孝雄, "確率的動作モデルを用いたオシレータベース物理乱数生成器の設計手法," 情報処理学会システムLSI設計技術研究会, 2010年11月.

[64] 原田諒, 密山幸男, 橋本昌宜, 尾上孝雄, "高時間分解能を実現するSETパルス幅測定回路の提案," 電子情報通信学会 VLSI設計技術研究会, number VLD2010-55, pages 77--82, 2010年9月.

[65] 橋本昌宜, "製造・環境ばらつきを考慮した統計的静的タイミング解析," エレクトロニクス実装学会 システムJisso-CAD/CAE研究会公開研究会, 2010年6月.

[66] 原田諒, 更田裕司, 密山幸男, 橋本昌宜, 尾上孝雄, "α線起因ソフトエラー測定 -SETパルス幅測定回路の提案および超低電圧SRAMのSEU耐性評価-," LSIとシステムのワークショップ, pages 212--214, 2010年5月.

[67] 郡浦宏明, D. Alnajjar, 高永勲, 今川隆司, 廣本正之, 密山幸男, 橋本昌宜, 越智裕之, 尾上孝雄, "柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャ," LSIとシステムのワークショップ, pages 191--193, 2010年5月.

[68] 橋本昌宜, 更田裕司, 尾上孝雄, "製造ばらつきや環境変動を許容するサブスレッショルド回路設計," 2010年電子情報通信学会総合大会講演論文集, number AS-1-4, 2010年3月.

[69] 黒田弾, 更田裕司, 橋本昌宜, 尾上孝雄, "低消費エネルギー動作に適した超低電圧プロセッサのアーキテクチャ評価," 情報処理学会SLDM研究会, volume 2009-SLDM-141, number 19, 2009年10月.

[70] 榎並孝司, 新開健一, 二宮進有, 阿部慎也, 橋本昌宜, "製造ばらつき、電源変動を統一的に取り扱った統計的静的タイミング解析手法," LSIとシステムのワークショップ, pages 283--285, 2009年5月.

[71] 榎並孝司, 橋本昌宜, 佐藤高史, "電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法," 電子情報通信学会 VLSI設計技術研究会, number VLD2008-161, 2009年3月.

[72] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証," 電子情報通信学会 VLSI設計技術研究会, number VLD2008-160, 2009年3月.

[73] 濱本浩一, 橋本昌宜, 密山幸男, 尾上孝雄, "レイアウトを考慮した基板バイアスクラスタリング手法," 電子情報通信学会 VLSI設計技術研究会, number VLD2008-159, 2009年3月.

[74] 高永勲, Dawood Alnajjar, 密山幸男, 橋本昌宜, 尾上孝雄, "柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャの検討," 電子情報通信学会ディペンダブルコンピューティング研究会, number DC2008-41, 2008年11月.

[75] 濱本浩一, 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "基板バイアス印加レイアウト方式の面積効率と速度制御性の評価 ," 電子情報通信学会 VLSI設計技術研究会, number VLD2008-14, 2008年6月.

[76] 鉢田卓也, 松中栄貴, 白川功, 築山修治, 橋本昌宜, "nMOSダイナミック論理を用いた液晶駆動回路の設計手法," 電子情報通信学会 VLSI設計技術研究会, number VLD2007-148, 2008年3月.

[77] 小笠原泰弘, 橋本昌宜, 尾上孝雄, "バス配線における誘導性クロストークノイズによる遅延変動の実測とノイズ重ね合わせ効果の検証," 電子情報通信学会 集積回路研究会, number ICD2007-176, 2008年3月.

[78] 大津誠, 高橋真吾, 築山修治, 橋本昌宜, 白川功, "nMOSレベルシフタ回路の性能比較手法について," 情報処理学会システムLSI設計技術研究会, number 2008-SLDM-134, pages 121--126, 2008年3月.

[79] 渡辺慎吾, 橋本昌宜, 佐藤寿倫, "性能歩留まり改善を目的とする演算器カスケーディングの提案," 第14回「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ（HOKKE-2008）, number 2007-ARC-177 , pages 43--48, 2008年3月. [103.pdf]

[80] 小笠原泰弘, 橋本昌宜, 尾上孝雄, "スタンダードセルで構成された電源ノイズ波形測定回路の提案," 電子情報通信学会 集積回路研究会, number CPM2007-131, ICD2007-142, pages 17--22, 2008年1月.

[81] 二宮進有, 橋本昌宜, "SSTAにおける空間的相関を持つ製造ばらつきのグリッドベースモデル化法の検討," 電子情報通信学会VLSI設計技術研究会, number VLD2007-91,DC2007-45, pages 13--17, 2007年11月.

[82] 橋本昌宜, "オンチップノイズ観測," 第11回システムLSIワークショップ, pages 149--157, 2007年11月.

[83] 橋本昌宜, "製造・環境ばらつきを考慮したタイミング検証技術," 電子情報通信学会 VLSI設計技術研究会, number VLD2007-65, pages 21--24, 2007年10月.

[84] 榎並孝司, 橋本昌宜, "統計的電源ノイズモデル化に適した適応的領域分割法," 2007年電子情報通信学会ソサイエティ大会講演論文集, number A-3-10, 2007年9月. [93.pdf]

[85] 高橋真吾，築山修治，橋本昌宜，白川功, "液晶ディスプレイ用サンプリング回路の最適性について," 電子情報通信学会 VLSI設計技術研究会, number VLD2006-144, 2007年3月.

[86] Siriporn Jangsombatsiri, 橋本昌宜, 土谷亮, Haikun Zhu, Chun-Kuan Cheng, "シャントコンダクタンスを挿入したオンチップ伝送線路のアイパターン評価," 2007年電子情報通信学会総合大会講演論文集, number A-3-9, 2007年3月. [68.pdf]

[87] 濱本浩一, 橋本昌宜, 密山幸男, 尾上孝雄, "低電圧回路向け基板電位制御レイアウト方式の面積効率評価," 2007年電子情報通信学会総合大会講演論文集, number A-3-6, 2007年3月. [71.pdf]

[88] 阿部慎也, 橋本昌宜, 尾上孝雄, "メッシュ型クロック分配網のスキュー評価," 2007年電子情報通信学会総合大会講演論文集, number A-3-5, 2007年3月. [70.pdf]

[89] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "加算器を用いたsubthreshold 回路の設計指針の検討," 2007年電子情報通信学会総合大会講演論文集, number A-3-17, 2007年3月. [69.pdf]

[90] 二宮進有, 橋本昌宜, "空間的相関を考慮したSSTAにおける領域の分割数と精度," 2007年電子情報通信学会総合大会講演論文集, number A-3-1, 2007年3月. [67.pdf]

[91] 小笠原泰弘, 榎並孝司, 橋本昌宜, 佐藤高史、尾上孝雄, "電源ノイズによる遅延変動の測定とフルチップシミュレーションによる遅延変動の再現," 電子情報通信学会 集積回路研究会,, number ICD2006-174, 2007年1月.

[92] 小笠原泰弘, 橋本昌宜, 尾上孝雄, "90nm グローバル配線における誘導性クロストークノイズによる遅延変動の実測," 電子情報通信学会 集積回路研究会, number ICD2006-173, 2007年1月.

[93] Jangsombatsiri Siriporn, 橋本昌宜, 尾上孝雄, "シャントコンダクタンスを挿入したオンチップ伝送線路特性評価," 第十回シリコンアナログRF研究会, 2006年11月.

[94] 小笠原泰弘, 新開健一, 榎並孝司, 阿部慎也, 二宮進有, 橋本昌宜, "ナノメートル世代のVLSIタイミング設計技術の研究," 第10回システムLSIワークショップ, pages 195-198, 2006年11月.

[95] 新開健一, 橋本昌宜, 尾上孝雄, "短距離ブロック内配線の自己発熱問題の将来予測," 2006年電子情報通信学会ソサイエティ大会講演論文集, number A-3-14, 2006年9月. [72.pdf]

[96] 伊地知孝仁, 橋本昌宜，高橋真吾，築山修治，白川功, "画素充電率制約を満足する液晶ドライバ回路のトランジスタサイズ決定技術," 電子情報通信学会 VLSI設計技術研究会, number VLD2005-131, 2006年3月.

[97] 上村晋一朗, 土谷亮, 橋本昌宜, 小野寺秀俊, "ロードマップに準拠したSPICEトランジスタモデルの構築," 2006年電子情報通信学会総合大会講演論文集, number A-3-16, 2006年3月. [76.pdf]

[98] 榎並孝司, 橋本昌宜, 尾上孝雄, "電源ノイズ解析のための回路動作部表現法の評価," 2006年電子情報通信学会総合大会講演論文集, number A-3-15, 2006年3月. [77.pdf]

[99] 土谷亮, 新名亮規, 橋本昌宜、小野寺秀俊, "CMLを用いたオンチップ長距離高速信号伝送技術の開発," 第9回システムLSIワークショップ, pages 275-278, 2005年11月.

[100] 上村晋一朗, 橋本昌宜, 小野寺秀俊, "LC共振器におけるMOSFETの抵抗成分を考慮した等価並列抵抗の見積もり," 2005年電子情報通信学会ソサイエティ大会講演論文集, number C-12-39, 2005年9月. [79.pdf]

[101] 高橋真吾，築山修治，橋本昌宜，白川功, "液晶ディスプレイ用サンプリング回路の設計手法について," 2005年電子情報通信学会ソサイエティ大会講演論文集, number A-3-4, 2005年9月. [78.pdf]

[102] 小笠原泰弘, 橋本昌宜, 尾上孝雄, "誘導性・容量性クロストークノイズによる遅延変動の測定と評価," 電子情報通信学会 集積回路研究会, number ICD2005-74, 2005年8月.

[103] 上村晋一朗, 橋本昌宜, 小野寺秀俊, "SOIの基板抵抗率がLNAの性能に及ぼす影響の評価," 第四回シリコンアナログRF研究会, 2005年5月.

[104] 土谷亮, 橋本昌宜, 小野寺秀俊, "オンチップ高速信号伝送用配線の解析的性能評価," 電子情報通信学会 VLSI設計技術研究会, number VLD2004-145, 2005年3月.

[105] 高橋真吾，田治輝，築山修治，橋本昌宜，白川功, "液晶ディスプレイ用サンプリングスイッチの一設計法," エレクトロニクス実装学術講演大会, number 16B-12, 2005年3月.

[106] 土谷亮, 橋本昌宜, 小野寺秀俊, "実測と電磁界解析による基板損失の評価," 第三回シリコンアナログRF研究会, 2005年1月.

[107] 上村晋一朗, 橋本昌宜, 小野寺秀俊, "LC型VCO最大発振周波数の実験的検討," 第三回シリコンアナログRF研究会, 2005年1月.

[108] 内田好弘, 谷貞宏, 橋本昌宜, 築山修治, 白川功, "システム液晶設計のための配線容量抽出手法," 電子情報通信学会 VLSI設計技術研究会(デザインガイア), number VLD2004-64, 2004年12月.

[109] 橋本昌宜, "ナノメートル世代のタイミング解析 -- 信号線・電源線ノイズ、ばらつき、熱への対応 --," 第8回システムLSIワークショップ, pages 191-200, 2004年11月.

[110] 内田好弘, 谷貞宏, 橋本昌宜, 築山修治, 白川功, "システム液晶に適した配線間容量抽出の検討," 2004年電子情報通信学会ソサイエティ大会講演論文集, number A-1-16, 2004年9月.

[111] 橋本昌宜, 小野寺秀俊, "微細LSIにおけるタイミング解析 --電源ノイズ・信号線ノイズ・ばらつきへの対応--," 2004年電子情報通信学会ソサイエティ大会講演論文集, 2004年9月.

[112] 土谷亮, 橋本昌宜, 小野寺秀俊, "基板および周辺信号配線が配線特性に及ぼす影響の実測," 第二回シリコンアナログRF研究会, 2004年8月.

[113] 上村晋一朗, 橋本昌宜, 小野寺秀俊, "高周波CMOSデバイスモデルを用いたLCVCOの特性見積もりと実測," 第二回シリコンアナログRF研究会, 2004年8月.

[114] 土谷亮, 橋本昌宜, 小野寺秀俊, "オンチップ伝送線路におけるリターン電流評価精度が信号波形に与える影響," 第一回シリコンアナログRF研究会, 2004年4月.

[115] 山口隼司, 橋本昌宜, 小野寺秀俊, "ゲート毎の電源電圧変動を考慮した静的遅延解析法," 電子情報通信学会 VLSI設計技術研究会, number ICD2003-236/VLD2003-143, 2004年3月.

[116] 村松篤, 橋本昌宜, 小野寺秀俊, "電源電圧変動に対するオンチップ配線インダクタンスの影響," 2004年電子情報通信学会総合大会講演論文集, number A-3-22, 2004年3月.

[117] 村松篤, 橋本昌宜, 小野寺秀俊, "電源配線の等価回路簡略化による電源解析高速化の検討," 平成15年度情報処理学会関西支部支部大会 VLSI研究会, number C-01, pages 169-172, 2003年11月.

[118] 宮崎崇仁, 橋本昌宜, 小野寺秀俊, "デジタルCMOSプロセスを使用したクロック生成向けPLLの将来性能予測 ーLC発振型VCOを用いたPLLの有効性ー," 電子情報通信学会集積回路研究会, number ICD2003-99, pages 29-34, 2003年9月.

[119] 土谷亮, 橋本昌宜, 小野寺秀俊, "オンチップ高速信号配線における波形歪みの影響," 2003年電子情報通信学会ソサイエティ大会講演論文集, number A-3-6, page 56, 2003年9月.

[120] 宮崎崇仁, 新名亮規, 橋本昌宜, 小野寺秀俊, "オンチップオシロ用サンプルホールド回路の広周波数帯域化," 2003年電子情報通信学会総合大会講演論文集, number C-12-34, page 103, 2003年3月.

[121] 土谷亮, 橋本昌宜, 小野寺秀俊, "信号配線と下層配線との結合に対する直交配線の影響," 2003年電子情報通信学会総合大会講演論文集, number A-3-14, page 81, 2003年3月.

[122] 村松篤, 橋本昌宜, 小野寺秀俊, "オンチップデカップリング容量の最適寄生抵抗値の決定法," 2003年電子情報通信学会総合大会講演論文集, number A-3-13, page 80, 2003年3月.

[123] 橋本昌宜, "LSI物理設計におけるSignal Integrity問題," 情報処理学会関西支部VLSIシステム研究会平成14年度第3回研究会, 2003年3月.

[124] 山田祐嗣, 橋本昌宜, 小野寺秀俊, "静的遅延解析のための等価ゲート入力波形導出法　--VDSMプロセスに起因する波形歪みへの対応--," 情報処理学会システムLSI設計技術研究会, number 2003-SLDM-108-20, pages 111-116, 2003年1月.

[125] 山田祐嗣, 橋本昌宜, 小野寺秀俊, "容量性クロストークを考慮した高精度タイミング解析に関する研究," 平成14年度情報処理学会関西支部支部大会 VLSI研究会, number C-3, pages 113-114, 2002年11月.

[126] 佐藤高史, 金本俊幾, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏行, 橋本昌宜, "インダクタンスに起因する配線遅延変動の統計的予測手法," 2002年電子情報通信学会ソサイエティ大会講演論文集, number TA-2-4, pages 247-248, 2002年9月.

[127] 橋本昌宜, "京大版スタンダードセルライブラリ," VDEC LSI デザイナーフォーラム 2002, 2002年9月.

[128] 藤森一憲, 橋本昌宜, 小野寺秀俊, "駆動力可変セルレイアウト生成システムによるスタンダードセルライブラリ開発," 電子情報通信学会VLSI設計技術研究会, number VLD2001-147/ICD2001-222, 2002年3月.

[129] 山田祐嗣, 橋本昌宜, 小野寺秀俊, "ゲート出力波形導出時の誤差要因とその影響の評価," 2002年電子情報通信学会総合大会講演論文集, number A-3-3, page 82, 2002年3月.

[130] 土谷亮, 橋本昌宜, 小野寺秀俊, "LSI配線インダクタンスに対する直交配線の影響," 2002年電子情報通信学会総合大会講演論文集, number A-3-23, page 102, 2002年3月.

[131] 橋本昌宜, 高橋正郎, 小野寺秀俊, "ポストレイアウトトランジスタ寸法最適化によるクロストークノイズ削減手法," 情報処理学会システムLSI設計技術研究会(デザインガイア), number SLDM103-6, pages 39-44, 2001年11月.

[132] 高橋正郎, 橋本昌宜, 小野寺秀俊, "波形重ね合せによるクロストーク遅延変動量の見積もり手法," 2001年電子情報通信学会ソサイエティ大会講演論文集, number A-3-9, page 63, 2001年9月.

[133] 橋本昌宜, 高橋正郎, 小野寺秀俊, "ポストレイアウトトランジスタ寸法最適化によるクロストークノイズ削減手法," 2001年電子情報通信学会ソサイエティ大会講演論文集, number A-3-8, page 62, 2001年9月.

[134] 土谷亮, 橋本昌宜, 小野寺秀俊, "長距離高速配線における RC モデルに基づく回路設計の限界," 2001年電子情報通信学会ソサイエティ大会講演論文集, number A-3-6, page 60, 2001年9月.

[135] 橋本昌宜, 高橋正郎, 小野寺秀俊, "隣接位置を考慮した解析的クロストークノイズモデル ---実回路への 適用---," 2001年電子情報通信学会総合大会講演論文集, number A-3-6, page 84, 2001年3月.

[136] 高橋正郎, 橋本昌宜, 小野寺秀俊, "隣接位置を考慮した解析的クロストークノイズモデル ---導出と評価 ---," 2001年電子情報通信学会総合大会講演論文集, number A-3-5, page 83, 2001年3月.

[137] 橋本昌宜, 小野寺秀俊, "パスバランス回路における遅延不確かさの統計的解析," 電子情報通信学会VLSI設計技術研究会(デザインガイア), number VLD2000-72, 2000年11月.

[138] 橋本昌宜, 小野寺秀俊, "パスバランス回路における遅延不確かさの統計的解析," 2000年電子情報通信学会基礎・境界ソサイエティ大会講演論文集, number A-3-9, page 76, 2000年9月.

[139] 橋本昌宜, "オンデマンドライブラリを用いた最適LSI設計手法," VDEC LSI デザイナーフォーラム , 2000年8月.

[140] 橋本昌宜, 橋本鉄太郎, 西川亮太, 福田大輔, 黒田慎介, 菅俊介, 神原弘之, 小野寺秀俊, "オンデマンドライブラリを用いたシステムLSI詳細設計手法," 電子情報通信学会VLSI設計技術研究会, number VLD99-112/ICD99-269, 2000年3月.

[141] 橋本昌宜, 小野寺秀俊, "静的統計遅延解析を用いた最悪遅延時間計算手法," 2000年電子情報通信学会総合大会講演論文集, number A-3-13, page 81, 2000年3月.

[142] 橋本昌宜, 橋本鉄太郎，西川亮太，福田大輔，黒田慎介，菅俊介，神原弘之，小野寺秀俊, "オンデマンドライブラリを用いたシステムLSI詳細設計手法," 第3回 システムLSI琵琶湖ワークショップ, pages 279-281, 1999年11月.

[143] 橋本昌宜, 小野寺秀俊, "スタンダードセルライブラリの駆動能力種類の追加による消費電力削減効果の検討," 1999年電子情報通信学会基礎・境界ソサイエティ大会講演論文集, number A-3-9, page 52, 1999年9月.

[144] 橋本昌宜, 小野寺秀俊, 田丸啓吉, "グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 ---レイアウト設計への適用---," 1998年電子情報通信学会基礎・境界ソサイエティ大会講演論文集, number A-3-5, 1998年9月.

[145] 橋本昌宜, 小野寺秀俊, 田丸啓吉, "論理シミュレーションを用いた消費電力見積もりの高精度化手法," 1998年電子情報通信学会総合大会講演論文集, number A-3-5, page 91, 1998年3月.

[146] 橋本昌宜, 小野寺秀俊, 田丸啓吉, "入力端子接続最適化による遅延時間と消費電力の最適化手法," 1997年電子情報通信学会基礎・境界ソサイエティ大会講演論文集, number A-3-15, page 67, 1997年9月.

解説

[1] 橋本昌宜, "環境放射線と半導体デバイスのソフトエラー ミューオン起因ソフトエラーの測定と課題," 日本原子力学会誌ATOMOΣ, volume 65, number 5, pages 323-325, 2023年5月.

[2] 橋本昌宜, "宇宙線ミューオンが電子機器の誤作動を引き起こす," Isotope News, number 761, 2019年2月. [pdf]

[3] 佐藤高史, 橋本昌宜, "経時劣化概説," 信頼性学会誌, volume 35, number 8, pages 457--458, 2013年12月.

[4] 橋本昌宜, "超低電力サブスレッショルド回路設計技術," IEICE Fundamentals Review, pages 30--37, 2013年7月. [189.pdf]

[5] 橋本昌宜, "遅延ばらつきを考慮したVLSIタイミング検証," エレクトロニクス実装学会誌, volume 11, number 3, pages 182--185, 2008年5月.