論文誌
|
K. Shinkai, M. Hashimoto, T. Onoye
|
A Gate-Delay Model Focusing on Current Fluctuation Over Wide Range of Process-Voltage-Temperature Variations
|
Integration, the VLSI Journal
| 46(4)
|
345--358
|
2013年9月
|
| 179.pdf
|
論文誌
|
K. Shinkai, M. Hashimoto, T. Onoye
|
Extracting Device-Parameter Variations with RO-Based Sensors
|
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
| E94-A(12)
|
2537--2544
|
2011年12月
|
| 165.pdf
|
論文誌
|
T. Enami, K. Shinkai, S. Ninomiya, S. Abe, M. Hashimoto
|
Statistical Timing Analysis Considering Clock Jitter and Skew Due to Power Supply Noise and Process Variation
|
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
| E93-A(12)
|
2399--2408
|
2010年12月
|
| 148.pdf
|
論文誌
|
K. Shinkai, M. Hashimoto, T. Onoye
|
Prediction of Self-Heating in Short Intra-Block Wires
|
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
| E93-A(3)
|
583--594
|
2010年3月
|
| 135.pdf
|
国際会議
|
Y. Higuchi, K. Shinkai, M. Hashimoto, R. Rao, S. Nassif
|
Extracting Device-Parameter Variations Using a Single Sensitivity-Configurable Ring Oscillator
|
Proceedings of IEEE European Test Symposium (ETS)
|
|
106--111
|
2013年5月
|
| 186.pdf
|
国際会議
|
K. Shinkai, M. Hashimoto, T. Onoye
|
Extracting Device-Parameter Variations with RO-Based Sensors
|
ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)
|
|
13--18
|
2011年3月
|
|
|
国際会議
|
K. Shinkai, M. Hashimoto
|
Device-Parameter Estimation with On-Chip Variation Sensors Considering Random Variability
|
Proceedings of Asia and South Pacific Design Automation Conference (ASP-DAC)
|
|
683--688
|
2011年1月
|
| 152.pdf
|
国際会議
|
S. Abe, K. Shinkai, M. Hashimoto, T. Onoye
|
Clock Skew Reduction by Self-Compensating Manufacturing Variability with On-Chip Sensors
|
ACM Great Lake Symposium on VLSI (GLSVLSI)
|
|
197--202
|
2010年5月
|
| 143.pdf
|
国際会議
|
T. Enami, K. Shinkai, S. Ninomiya, S. Abe, M. Hashimoto
|
Statistical Timing Analysis Considering Clock Jitter and Skew Due to Power Supply Noise and Process Variation
|
ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)
|
|
41--46
|
2010年3月
|
|
|
国際会議
|
S. Abe, K. Shinkai, M. Hashimoto, T. Onoye
|
Clock Skew Reduction by Self-Compensating Manufacturing Variability with On-Chip Sensors
|
ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)
|
|
89--94
|
2010年3月
|
|
|
国際会議
|
K. Shinkai, M. Hashimoto
|
A Gate Delay Model Over Wide-Range of Process and Environmental Variability
|
ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)
|
|
79--84
|
2009年2月
|
|
|
国際会議
|
K. Shinkai, M. Hashimoto, T. Onoye
|
Future Prediction of Self-Heating in Short Intra-Block Wires
|
Proceedings of International Symposium on Quality Electronic Design (ISQED)
|
|
660-665
|
2007年3月
|
| 82.PDF
|
国際会議
|
K. Shinkai, M. Hashimoto, A. Kurokawa, T. Onoye
|
A Gate Delay Model Focusing on Current Fluctuation Over Wide-Range of Process and Environmental Variability
|
Proceedings of ACM/IEEE International Conference on Computer-Aided Design (ICCAD)
|
|
47-53
|
2006年11月
|
| 22.pdf
|
国際会議
|
K. Shinkai, M. Hashimoto, A. Kurokawa, T. Onoye
|
A Gate Delay Model Focusing on Current Fluctuation Over Wide-Range of Process Variations
|
ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)
|
|
59-64
|
2006年2月
|
|
|
国内会議(査読付き)
|
新開 健一, 橋本 昌宜, 黒川 敦, 尾上 孝雄
|
電流変動に着目した広範囲な製造・環境ばらつき対応ゲート遅延モデル
|
第19回 回路とシステム(軽井沢)ワークショップ
|
|
559-564
|
2006年4月
|
| 75.pdf
|
研究会・全国大会等
|
小笠原泰弘, 新開健一, 榎並孝司, 阿部慎也, 二宮進有, 橋本昌宜
|
ナノメートル世代のVLSIタイミング設計技術の研究
|
第10回システムLSIワークショップ
|
|
195-198
|
2006年11月
|
|
|
研究会・全国大会等
|
新開健一, 橋本昌宜, 尾上孝雄
|
短距離ブロック内配線の自己発熱問題の将来予測
|
2006年電子情報通信学会ソサイエティ大会講演論文集
| (A-3-14)
|
|
2006年9月
|
| 72.pdf
|