この検索内の頻出タグ:

26 件の該当がありました． : このページのURL : HTML

論文誌

[1] 密山幸男, 高橋一真, 今井林太郎, 橋本昌宜, 尾上孝雄, 白川功, "メディア処理向け再構成可能アーキテクチャでの動画像復号処理の実現," 電子情報通信学会論文誌A, volume J93-A, number 6, pages 397--413, 2010年6月. [144.pdf]

国内会議(査読付き)

[1] 亀田敏広, 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, "スキャンパスを用いたNBTI劣化抑制に関する一検討," 情報処理学会DAシンポジウム, pages 201--206, 2011年9月.

[2] 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, "NBTIによる劣化予測におけるトランジスタ動作確率算出法の評価," 情報処理学会DAシンポジウム, pages 181--186, 2009年8月.

[3] 天木健彦, 橋本昌宜, 密山幸男, 尾上孝雄, "マルコフモデルによるオシレータサンプリング方式真性乱数生成器の乱数品質解析," 第22回 回路とシステム(軽井沢)ワークショップ, pages 474---479, 2009年4月. [121.pdf]

[4] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "タイミングエラー予告を用いた適応的速度制御におけるタイミングエラー頻度と消費電力のトレードオフ解析," 情報処理学会DAシンポジウム, pages 217--222, 2008年8月.

研究会・全国大会等

[1] 田中知成, 廖望, 橋本昌宜, 密山幸男, "仮想環境を用いたSRAM型FPGAにおける ソフトエラー評価手法," 情報処理学会SLDM研究会, 2022年3月.

[2] 檜原弘樹, 岩崎晃, 橋本昌宜, 越智裕之, 密山幸男, 小野寺秀俊, 神原弘之, 若林一敏, 杉林直彦, 竹中崇, 波田博光, 多田宗弘, "センサの知能化に適したプロセッサアーキテクチャの考察," 電子情報通信学会ディペンダブルコンピューティング研究会, number DC2015-8, pages 43--48, 2015年4月.

[3] 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, "動的部分再構成による故障回避に適した初期配置配線の検討," 情報処理学会SLDM研究会, 2014年3月.

[4] 尾上孝雄, 橋本昌宜, 密山幸男, Dawood Alnajjar, 郡浦宏明, "VLSIの信頼性を向上させる再構成可能アーキテクチャ (Invited)," 電子情報通信学会リコンフィギャラブルシステム研究会, number IEICE-RECONF2013-51, 2013年11月.

[5] 郡浦宏明, Dawood Alnajjar, 密山幸男, 越智裕之, 今川隆司, 野田真一, 若林一敏, 橋本昌宜, 尾上孝雄, "動作合成に対応した信頼性可変混合粒度再構成可能アーキテクチャの検討," 電子情報通信学会リコンフィギャラブルシステム研究会, number RECONF2013-8 , pages 41--46, 2013年5月.

[6] 郡浦宏明, Dawood Alnajjar, 密山幸男, 越智裕之, 今川隆司, 野田真一, 若林一敏, 橋本昌宜, 尾上孝雄, "C ベース設計に対応した信頼性可変粒度複合型再構成可能アーキテクチャ," LSIとシステムのワークショップ, 2013年5月.

[7] 原田諒, 密山幸男, 橋本昌宜, 尾上孝雄, "放射線起因一過性パルスが信頼性に与える影響の実験的評価," LSI とシステムのワークショップ, 2013年5月.

[8] 天木健彦, 橋本昌宜, 密山幸男, 尾上孝雄, "確率的動作モデルを用いたオシレータベース真性乱数生成回路のワーストケース設計手法," 電子情報通信学会 VLSI設計技術研究会, number VLD2012-154, pages 99--104, 2013年3月.

[9] 原田諒, 密山幸男, 橋本昌宜, 尾上孝雄, "中性子起因一過性複数パルスの電源電圧及び基板バイアス依存性測定," 電子情報通信学会 VLSI設計技術研究会, number VLD2012-100, pages 237--241, 2012年11月.

[10] 郡浦宏明, 今川隆司, 密山幸男, 橋本昌宜, 尾上孝雄, "動的再構成機能を用いた故障回避手法の定量的信頼性評価," 電子情報通信学会 リコンフィギャラブルシステム研究会, number RECONF2012-59, pages 71--76, 2012年11月.

[11] 郡浦宏明, 密山幸男, 橋本昌宜, 尾上孝雄, "動的再構成可能アーキテクチャによる故障回避機構の定量的信頼性評価," 電子情報通信学会 リコンフィギャラブルシステム研究会, number RECONF2011-6, pages 31--36, 2011年5月.

[12] 天木健彦, 橋本昌宜, 密山幸男, 尾上孝雄, "確率的動作モデルを用いたオシレータベース物理乱数生成器の設計手法," 情報処理学会システムLSI設計技術研究会, 2010年11月.

[13] 原田諒, 密山幸男, 橋本昌宜, 尾上孝雄, "高時間分解能を実現するSETパルス幅測定回路の提案," 電子情報通信学会 VLSI設計技術研究会, number VLD2010-55, pages 77--82, 2010年9月.

[14] 原田諒, 更田裕司, 密山幸男, 橋本昌宜, 尾上孝雄, "α線起因ソフトエラー測定 -SETパルス幅測定回路の提案および超低電圧SRAMのSEU耐性評価-," LSIとシステムのワークショップ, pages 212--214, 2010年5月.

[15] 郡浦宏明, D. Alnajjar, 高永勲, 今川隆司, 廣本正之, 密山幸男, 橋本昌宜, 越智裕之, 尾上孝雄, "柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャ," LSIとシステムのワークショップ, pages 191--193, 2010年5月.

[16] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証," 電子情報通信学会 VLSI設計技術研究会, number VLD2008-160, 2009年3月.

[17] 濱本浩一, 橋本昌宜, 密山幸男, 尾上孝雄, "レイアウトを考慮した基板バイアスクラスタリング手法," 電子情報通信学会 VLSI設計技術研究会, number VLD2008-159, 2009年3月.

[18] 高永勲, Dawood Alnajjar, 密山幸男, 橋本昌宜, 尾上孝雄, "柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャの検討," 電子情報通信学会ディペンダブルコンピューティング研究会, number DC2008-41, 2008年11月.

[19] 濱本浩一, 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "基板バイアス印加レイアウト方式の面積効率と速度制御性の評価 ," 電子情報通信学会 VLSI設計技術研究会, number VLD2008-14, 2008年6月.

[20] 濱本浩一, 橋本昌宜, 密山幸男, 尾上孝雄, "低電圧回路向け基板電位制御レイアウト方式の面積効率評価," 2007年電子情報通信学会総合大会講演論文集, number A-3-6, 2007年3月. [71.pdf]

[21] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "加算器を用いたsubthreshold 回路の設計指針の検討," 2007年電子情報通信学会総合大会講演論文集, number A-3-17, 2007年3月. [69.pdf]