この検索内の頻出タグ:

10 件の該当がありました． : このページのURL : HTML

国内会議(査読付き)

[1] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "タイミングエラー予告を用いた適応的速度制御におけるタイミングエラー頻度と消費電力のトレードオフ解析," 情報処理学会DAシンポジウム, pages 217--222, 2008年8月.

研究会・全国大会等

[1] 作田賢志朗, 安部晋一郎, 渡辺幸信, 原田諒, 橋本昌宜, 更田裕司, 上村大樹, "宇宙線中性子起因マルチセルアップセットのスケーリング則調査," 応用物理学会秋期学術講演会, 2013年9月.

[2] 安部晋一郎, 渡辺幸信, 原田諒, 橋本昌宜, 更田裕司, 上村大樹, "宇宙線中性子起因ソフトエラーに関するマルチセルアップセット解析," 応用物理学会秋期学術講演会, 2012年9月.

[3] 橋本昌宜, 更田裕司, "超低電圧サブスレショルド回路設計," 2011年電子情報通信学会総合大会講演論文集, 2011年3月.

[4] 原田諒, 更田裕司, 密山幸男, 橋本昌宜, 尾上孝雄, "α線起因ソフトエラー測定 -SETパルス幅測定回路の提案および超低電圧SRAMのSEU耐性評価-," LSIとシステムのワークショップ, pages 212--214, 2010年5月.

[5] 橋本昌宜, 更田裕司, 尾上孝雄, "製造ばらつきや環境変動を許容するサブスレッショルド回路設計," 2010年電子情報通信学会総合大会講演論文集, number AS-1-4, 2010年3月.

[6] 黒田弾, 更田裕司, 橋本昌宜, 尾上孝雄, "低消費エネルギー動作に適した超低電圧プロセッサのアーキテクチャ評価," 情報処理学会SLDM研究会, volume 2009-SLDM-141, number 19, 2009年10月.

[7] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証," 電子情報通信学会 VLSI設計技術研究会, number VLD2008-160, 2009年3月.

[8] 濱本浩一, 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "基板バイアス印加レイアウト方式の面積効率と速度制御性の評価 ," 電子情報通信学会 VLSI設計技術研究会, number VLD2008-14, 2008年6月.

[9] 更田裕司, 橋本昌宜, 密山幸男, 尾上孝雄, "加算器を用いたsubthreshold 回路の設計指針の検討," 2007年電子情報通信学会総合大会講演論文集, number A-3-17, 2007年3月. [69.pdf]