Search: 簡易 | 詳細 || Language: 英語 | 日本語 || ログイン |

1 件の該当がありました. : このページのURL : HTML


論文誌
[1] M. Lou, J. Wang, H. Li, Z. Yang, Q. Cheng, J. Li, M. Hashimoto, and L. Lin, "Area-Efficient and Low-Power 8T Compute-SRAM Bitcell Design for Digital Compute-In-Memory Macros in 22nm CMOS," IEEE Transactions on Circuits and Systems II, 採録済.