Language: 英語 | 日本語 || ログイン |

1 件の該当がありました. : このページのURL : HTML

M. Hashimoto, H. Onodera, and K. Tamaru, "Input Reordering for Power and Delay Optimization," In Proceedings of IEEE International ASIC Conference and Exhibit, pp. 194-198, September 1997.
ID 88
分類 国際会議
タグ
表題 (title) Input Reordering for Power and Delay Optimization
表題 (英文)
著者名 (author) M. Hashimoto,H. Onodera,K. Tamaru
英文著者名 (author)
編者名 (editor)
編者名 (英文)
キー (key)
書籍・会議録表題 (booktitle) Proceedings of IEEE International ASIC Conference and Exhibit
書籍・会議録表題(英文)
巻数 (volume)
号数 (number)
ページ範囲 (pages) 194-198
組織名 (organization)
出版元 (publisher)
出版元 (英文)
出版社住所 (address)
刊行月 (month) 9
出版年 (year) 1997
採択率 (acceptance)
URL
付加情報 (note)
注釈 (annote)
内容梗概 (abstract)
論文電子ファイル 62.pdf (application/pdf) [一般閲覧可]
BiBTeXエントリ
@inproceedings{id88,
         title = {Input Reordering for Power and Delay Optimization},
        author = {M. Hashimoto and H. Onodera and K. Tamaru},
     booktitle = {Proceedings of IEEE International ASIC Conference and Exhibit},
         pages = {194-198},
         month = {9},
          year = {1997},
}