Detail of a work
| Tweet | |
| 中澤祐希, 土井龍太郎, 劉載勲, 橋本昌宜, "ビアスイッチFPGA向け配線遅延解析手法の検討," 電子情報通信学会 VLSI設計技術研究会, VLD2017-120, 2018年3月. | |
| ID | 469 |
| 分類 | 研究会・全国大会等 |
| タグ | |
| 表題 (title) |
ビアスイッチFPGA向け配線遅延解析手法の検討 |
| 表題 (英文) |
|
| 著者名 (author) |
中澤祐希,土井龍太郎,劉載勲,橋本昌宜 |
| 英文著者名 (author) |
中澤祐希,土井龍太郎,劉載勲,橋本昌宜 |
| キー (key) |
中澤祐希,土井龍太郎,劉載勲,橋本昌宜 |
| 定期刊行物名 (journal) |
電子情報通信学会 VLSI設計技術研究会 |
| 定期刊行物名 (英文) |
|
| 巻数 (volume) |
|
| 号数 (number) |
VLD2017-120 |
| ページ範囲 (pages) |
|
| 刊行月 (month) |
3 |
| 出版年 (year) |
2018 |
| Impact Factor (JCR) |
|
| URL |
|
| 付加情報 (note) |
|
| 注釈 (annote) |
|
| 内容梗概 (abstract) |
|
| 論文電子ファイル | 利用できません. |
| BiBTeXエントリ |
@article{id469,
title = {ビアスイッチFPGA向け配線遅延解析手法の検討},
author = {中澤祐希 and 土井龍太郎 and 劉載勲 and 橋本昌宜},
journal = {電子情報通信学会 VLSI設計技術研究会},
number = {VLD2017-120},
month = {3},
year = {2018},
}
|