研究会・全国大会等
[1] 中澤祐希, 土井龍太郎, 劉載勲, 橋本昌宜, "ビアスイッチFPGA向け配線遅延解析手法の検討," 電子情報通信学会 VLSI設計技術研究会, number VLD2017-120, 2018年3月.