

液晶ディスプレイ用サンプリング回路におけるサンプリングパルス とトランジスタサイズの最適設計手法

髙橋 真吾^{†a)} 築山 修治^{†b)} 橋本 昌宜^{††} 白川 功^{†††}

An Optimal Design Method of Sampling Pulse and Transistor Size in a Sampling Circuit for Liquid Crystal Displays

Shingo TAKAHASHI^{†a)}, Shuji TSUKIYAMA^{†b)}, Masanori HASHIMOTO^{††}, and Isao SHIRAKAWA^{†††}

あらまし 液晶ディスプレイ用ソースドライバ回路の設計では,表示品位を決定する画素充電率(ビデオ信号 に対する画素電位の割合)を,ビデオ信号の書込み状態や,電圧及びトランジスタ性能のばらつきなど,様々な 条件のもとでも,可能な限り100%に近づけることが重要となる.本論文では,画素充電率を決めるサンプリン グトランジスタの幅とサンプリングパルスの形状を最適化する手法を提案する.提案手法は,画素充電率の変動 を正確に求めるため,SPICEなどの回路解析手法を効率的に用いるもので,画素充電率の100%からの変動幅 を最小化するようなトランジスタ幅とパルス形状の組を複数個生成し,各組に対して,バッファ回路設計用の指 標を与える.この指標の良いもの順にバッファ回路を設計することにより,これらの組の中から,バッファ回路 とサンプリング回路の両方を最適化する組を見出すことができる.また,提案手法の性能評価実験の結果も示す. キーワード アクティブマトリックスLCD,CADツール,サンプリングパルス,サンプリングスイッチ,バッ ファ回路

1. まえがき

液晶ディスプレイ用ソースドライバ回路の設計では, ビデオ信号の異なる書込み状態において,表示品位を 決定する画素充電率(ビデオ信号に対する画素電位の 割合)を,電圧やトランジスタ性能などの回路定数が ばらついても,可能な限り100%に近づけることが重 要となる[1].我々は,[1]において,この画素充電率を 決めるサンプリング回路の重要な設計パラメータであ るサンプリングトランジスタの幅とサンプリングパル スの形状を最適化する手法を提案した.この手法は,

t	中央大学大学院電気電子情報通信工学専攻,東京都
	Graduate School of Electrical, Electronic and Communica-
	tion Eng., Chuo University, Tokyo, 112–8551 Japan
††	大阪大学大学院情報科学研究科,吹田市
	Graduate School of Information Science and Technology,
	Osaka University, Suita-shi, 565–0871 Japan
†††	兵庫県立大学大学院応用情報科学研究科 , 神戸市
	Graduate School of Applied Informatics, University of
	Hyogo, Kobe-shi, 650–0040 Japan
\mathbf{a})	E-mail: sint@tsuki.elect.chuo-u.ac.jp

b) E-mail: tsuki@elect.chuo-u.ac.jp

種々のばらつきのもとでも画素充電率の変動が指定 された制限内に収まるよう,画素充電率を制約条件と して扱うもので,サンプリングパルスを整形するバッ ファ回路の設計をできる限り容易にしつつ,サンプリ ングトランジスタの幅を最小化する手法であった.し かし,ソースドライバ回路全体の設計を考えれば,サ ンプリング回路とバッファ回路を同時に最適化すべき であり,実際,バッファ回路が設計可能な範囲で,画 素充電率の変動を指定された制限より小さくできるこ ともある.

ソースドライバ回路において,サンプリング回路は 表示品位を決定する回路であるから,その設計にはで きるだけ正確なトランジスタモデルを用いて,回路解 析する必要がある.しかし,このような手法で,ばら つきを考慮しつつ,サンプリング回路とバッファ回路 を同時に最適化することは困難である.すなわち,設 計対象であるトランジスタ集合に対して,その性能ば らつきのすべての組合せを解析することは実行困難な 時間を要するし,サンプリングパルスの立上り立下り 時間とサンプリングトランジスタのサイズという互 いにトレードオフの関係にあるパラメータの最適化 を解かなければならないからである[1].したがって, SPICE に付属している最適化手法等を用いて,サン プリング回路とバッファ回路を同時に設計することは 困難であり,効率的でない.

そのため、[1]では、回路シミュレータを効率的に活用できるように、サンプリング回路とサンプリングパルスに関する設計パラメータを、サンプリングスイッチの nMOS トランジスタの幅 W_n とサンプリングパルスの立上り時間 t_r の二つに縮約し、これら二つの値の組 (t_r , W_n)を1個求めた.この組は、バッファ回路の設計が容易になるように、できるだけ長い t_r と、その t_r において、画素充電率の変動が指定された許容範囲 B 以内になるような、できるだけ小さな W_n からなる.しかし、 t_r の実現可能範囲及び画素充電率の変動可能範囲内で、(t_r , W_n)には種々の組合せが可能である.

そこで,本文では,画素充電率を制約条件として扱うのではなく,できるだけ 100%に近づけたい値として目的関数に取り込み,その変動をできるだけ抑えるような (t_r, W_n) の組を複数生成する手法を提案する. 画素充電率の変動が制約より小さければ,それだけ回路の堅固さが増し,また,複数個の組に対してバッファ回路の設計を行うため,バッファ回路の自由度が増し,回路全体の最適化を図りやすくなる.

このような組を複数個生成した場合,バッファ回路 をこれらすべての組に対して設計していたのでは効率 が悪い.そこで,各組に対して,設計優先度を示す指 標も提案する.この指標は,バッファ回路の最終段の CMOS インバータの面積を見積もった値で,これに より,最終的なバッファ回路全体の面積を予測できる. したがって,この指標の昇順にバッファ回路を設計し, サンプリング回路とバッファ回路の面積の和が増加す るようであれば,それ以後の組に対しては,バッファ 回路の設計を省くことができる.

以下では,2.において,ソースドライバ回路の設計 条件と[1]の手法を概説し,設計パラメータを t_r の最 大値 t_{r-max} と W_n の二つにする方法を述べる.3.に おいて,提案する手法と指標を説明し,4.において, 実験結果を示す.最後に,5.で,まとめと今後の課題 を述べる.

1. 用語等の定義

ここでは,問題の定式化に必要な準備を行うが,詳



Fig. 1 A source driver circuit for LCD display.

細は文献[1]を参照されたい.

アクティブマトリックス型液晶ディスプレイのソー スドライバ回路の概要を図1に示す.以下では,サン プリングスイッチを SMP スイッチと,サンプリング パルスを SMP パルスと略記する.SMP パルスの長 さは遅延回路で,立上り立下り時間はバッファ回路で 決定される[2].

液晶透過率を決定する画素電位 V_{px} の取り込むべき ビデオ信号 V_{vd} に対する割合 $V_{px}/V_{vd} \times 100$ を画素充 電率 (RPV: ratio of the pixel voltage to the video voltage) と呼ぶ.この値をどのような条件下でも 100% に保つ小面積低消費電力の回路を効率良く設計する手 法は,小型液晶ディスプレイのようなトランジスタの 性能ばらつきが大きい場合 [3] ~ [5],重要である.

画素の共通電極(図1のCommon Electrode)の電 位 V_{com}は,液晶の性能を保つため,高電位と低電位 を画面ごとに交互に繰り返す.そこで,画素充電率の 変動を考える際,V_{com}の違いによる2種類の書込み 状態と,ビデオ信号 V_{vd}の典型例として高電位,中電 位,低電位の3種類を考える.

SMP スイッチの nMOS 及び pMOS トランジスタ のゲート幅をそれぞれ W_n 及び W_p とし,それぞれ $\pm \sigma_n$, $\pm \sigma_p$ の範囲でばらつくものとする.これらのト ランジスタの SPICE パラメータは,それぞれ Best, Typical, Worst で示されるばらつきをもつものとし, そのゲート長は指定され,変えることができないもの とする.

SMP スイッチの nMOS 及び pMOS のゲートに入 力されるパルス (それぞれ SMP パルス及び SMPB パルスと呼ぶ)の形状は,簡単のため,SMPB パル スの立上り 50%時が SMP パルスの立下り 50%時か ら δ_{SMP} だけ遅れた正負の逆転した台形波形とする. SMP パルスの立上り時間及び立下り時間をそれぞれ t_r 及び t_f で表し,立上りと立下りの間の平たん部分 の時間を t_w と表す.SMP パルス及び SMPB パルス の高電位及び低電位をそれぞれ V_{high} 及び V_{low} で表 し,これらはそれぞれ $V_{high} \pm v_{high}$ 及び $V_{low} \pm v_{low}$ の範囲でばらつくものとする.

システムクロックの周期で決まる 1 画素分のビデオ 信号を取り込むために利用できる時間を T とし, これ は,サンプリング回路以外の回路性能のばらつきによ り, $T - \tau_T$ に減少する可能性があるものとする.サン プリング方式には,常に SMP スイッチ 1 個だけを開 き,1 画素の充電を T 時間以内にする方式と,隣り合 う二つの SMP スイッチを同時に開き,前の画素にビ デオ信号を充電している期間に,次の画素も充電を始 める方式がある.前者を単純サンプリング,後者を 2 倍サンプリングと呼ぶ [1].

サンプリング回路の設計において決めるべきパラメー タは、 W_n 、 W_p 、 t_r 、 t_w 、 t_f 、及び δ_{SMP} の六つで、 W_n 及び W_p は、バッファ回路設計における負荷トランジス タのサイズとなり、 t_r 、 t_f 、及び δ_{SMP} は設計目標値と なる、一方、 σ_n 、 σ_p 、 v_{high} 、 v_{low} 、及び τ_T は設計マー ジンで、与えられるものとする、また、画素充電率のば らつきを考える上での場合の個数は、2 種類の書込み状 態と、3 種類のビデオ電位に、SMP パルスの高電位の 3 種類 ($V_{high} + v_{high}$, $V_{high} - v_{high}$)、SMP パル スの低電位の 3 種類 ($V_{low} + v_{low}$, $V_{low} - v_{low}$)、 及びトランジスタモデルの組合せの 5 種類 (nBpB, nBpW, nWpB, nWpW, nTpT) で、その総数は 2 × 3 × 3 × 5 = 270 通りとなる、ここで、n、 p は nMOS と pMOS を、B、T、W はそれぞれ best、 typical、worst を表す、

以下では ,[1] と同様な手法で,設計パラメータを t_r 及び W_n の二つにする.

画素電位は SMP スイッチが切断される際に生じる 電荷注入 (Charge Injection [6], [7]) によって変化す る.この影響は,ビデオ電位が一定であれば, W_n と W_p の間に,

$$W_p = a \cdot W_n + b \tag{1}$$

なる関係を与えることにより,抑えることができる[1]. ここで,a,bはビデオ電位に依存して決まる定数で, 液晶透過率が最も敏感に変化する画素電圧を与えるビ デオ電位 V_{vd} に対して,電荷注入による画素電圧 V_{px} の変化量が最小になるように定める.この関係を課す ことにより, W_p は W_n から決定できる.なお,この 関係を導入しても,電荷注入による画素充電率の変化 が0になるのはあるビデオ電位においてだけであり, 他のビデオ電位では,SMP パルスの立下り後,画素 充電率が100%を超えることもある.したがって,画 素充電率の変動を考える場合,最小値だけではなく, 最大値にも注意しなければならない.

画素充電率のばらつきを考える場合, t_r , t_f ,及び δ_{SMP} に対しては,これらの上限値 t_{r-max} , t_{f-max} 及 び $\delta_{SMP-max}$ を決めておけばよい.なぜなら,SMP パルスの長さ $t_r + t_w + t_f$ を許容可能な最大値とする ので[1], t_r , t_f 及び δ_{SMP} の値は短ければ短いほど, 画素の電位を所望の値に近づけやすい.したがって, t_r , t_f 及び δ_{SMP} がこれらの上限値より小さければ, そのときの画素充電率は,上限値をとった場合の画素 充電率より小さくなることはない.また,画素充電率 が100%を超えるのは電荷注入が原因であり,その超 過量は W_n とビデオ電位に依存する.したがって, t_r , t_f 及び δ_{SMP} が上限値以下になっても,上限値をとっ た場合より,画素充電率が大きくなることはない.

そこで,これらの上限値を定めるため,SMP パル ス立下り 50%時から V_{vd} が次の画素のビデオ電位に 変化し始めるまでの時間 t_{s2v} の最小値 $t_{s2v-min}$ に着 目する.この値は通常,回路設計時に制約条件として 与えられる.SMP スイッチは, $t_{s2v-min}$ 以内に閉じ 終わらなければならないので, t_{f-max} 及び $\delta_{SMP-max}$ は次式を満たす必要がある.

$$t_{f-\max}/2 + \delta_{\text{SMP}-\max} \le t_{s2v-\min} \tag{2}$$

 $t_{f-\max}$ 及び $\delta_{SMP-\max}$ はどちらも大きい方がバッファ回路の設計が容易であるが, δ_{SMP} が大きくなると, nMOS と pMOS の開閉時刻の差が大きくなるため,小さくしておく必要がある.通常,この値は指定されるので, $t_{f-\max}$ を,

 $t_{f-\max} = 2 \cdot (t_{s2v-\min} - \delta_{\text{SMP}-\max}) \tag{3}$

と定め, できるだけ大きくしておくことにする. ただ

し,提案手法を複数の $\delta_{\text{SMP-max}}$ の値に対して適用し, $t_{f-\text{max}}$ 及び $\delta_{\text{SMP-max}}$ の複数の値の組を考えることは容易である.

 $t_{r-\max}$ の最大値は, t_r 及び t_f の和が $T - \tau_T$ を超えてはならないという条件から得られる. $t_r + t_f$ が $T - \tau_T$ を超えると,単純サンプリングの場合にはSMPパルスが full swing せず,SMP スイッチが十分に開かない.また,2倍サンプリングの場合には,-つのSMP スイッチの切断時に,次の画素のSMP スイッチが開き,次の画素の電位が前の画素の電位に影響を与えてしまう.そこで,これらが生じないように,次式を課す.

$$t_{r-\max} \leq T - \tau_T - \delta_{\text{SMP}-\max} - t_{f-\max} = t_{r-U} \quad (4)$$

SMP パルスの長さ $t_r + t_w + t_f$ はできるだけ長く しておく方が W_n を小さくでき,これによって回路の 最適性が損なわれることはないので [1], $t_r + t_w + t_f$ を限界の値 $k \cdot T - \tau_T - \delta_{\text{SMP-max}}$ に等しくし, t_w の 下限値 $t_{w-\min}$ を次式で与えることにする.ここで,kは単純サンプリングの場合 k = 1,2倍サンプリング の場合 k = 2である.

$$t_{w-\min} = k \cdot T - \tau_T - \delta_{\text{SMP-max}} - t_{r-\max} - t_{f-\max}$$
(5)

 t_w が $t_{w-\min}$ 以下になると,画素が十分に充電されなくなり,所望の画素充電率が得られないため,遅延回路の設計では, t_w を $t_{w-\min}$ 以上にしなければならない.

一方, *t*_w に対する上限値は, SMP パルスが長くな り過ぎないことを保証することによって定められ,次 式で表すことができる.ここで,*k* は上と同様の値を とる.

$$t_r + t_w + t_f \le k \cdot T - \delta_{\rm SMP} \tag{6}$$

これらの SMP パルスに対する制約は, 遅延・バッファ 回路の設計で利用する.

以上より, W_p は W_n から, $t_{f-\max}$ は $\delta_{\text{SMP}-\max}$ から計算でき, t_w の範囲も $t_{r-\max}$ が決まれば決定できるので,決定すべき設計パラメータは, $(t_{r-\max}, W_n)$ の組となる.

3. 設計手法

3.1 目的関数

種々のばらつきのもとで画素充電率の最適化を図る

ため,ばらつきに関するすべての場合の中で,画素 充電率が最大になったときの値 *RPV*_{max} 及び最小に なったときの値 *RPV*_{min} を考え,これらをできるだけ 100%に近づけることを考える.これらの値は,どの ような場合においても,画素充電率がこれらで決まる 範囲 [*RPV*_{max}, *RPV*_{min}]内であることを保証する.

ある $t_{r-\max}$ に対して, W_n に関する RPV_{\min} 及び RPV_{max} の変化は図2のようになる. RPV_{min} が, W_n の増加に伴って,一端増加した後減少するのは次のよ うな理由による . Wn が小さいときは , SMP スイッチ が開いている時間内に画素を充電できず,画素充電率 が低いが, W_n が大きくなるに連れて充電されやすく なり,画素充電率が100%に近づく.しかし,W_nが 更に大きくになると、電荷注入による画素電位の変化 が負に大きくなる場合も生じ,画素充電率が悪化し, RPVmin が下がる.一方, RPVmax が Wn の増加に 伴って単調に増加するのは, Wn に比例して電荷注入 による電圧の変化が正に大きくなるためである.上で も述べたように,画素充電率が100%を超えるのは電 荷注入が原因であるため,この変化は式(1)の a で定 められる W_n と W_p の比に依存するが, RPV_{\max} が Wn に対して単調に変化する性質は変わらない.

したがって,ある $t_{r-\max}$ に対して,画素充電率の変 動範囲 [RPV_{\max}, RPV_{\min}] が最小となる W_n が存在 することが分かる.そこで,この範囲を小さくし,かつ 100 に近づけるよう,次の目的関数 $f(W_n)$ を最小にす る ($t_{r-\max}, W_n$)の値の組を求めることを考える.以下 では, $t_{r-\max}$ に対するこのような W_n を $W_n(t_{r-\max})$ と書く.図 2 には $f(W_n)$ の変化も示している.



Fig. 2 Change of RPV with respect to W_n .

$$f(W_n) = (RPV_{\max} - 100)^2 + (100 - RPV_{\min})^2$$
(7)

 $W_n(t_{r-\max})$ の探索において, RPV_{\max} 及び RPV_{\min} の値を求める際,前節で述べた270通りの場合の組合せすべてを考慮していたのでは効率が悪い.

そこで,書込み状態やばらつきの組合せの中から, 画素充電率が100%を超えにくいもの(Case-Difficult) と超えやすいもの(Case-Easy)を抽出し,Case-Easy の組合せの中の最大値を RPV_{max} , Case-Difficult の 組合せの中の最小値を RPV_{min} とする[1].このよう な組合せは, W_n の値によって変化するが,次のよう に特徴づけることができる.

Case-Easy: 100%を超えやすい組合せ

充電しやすく,電荷注入により画素充電率が上がる 場合

• Case-Difficult: 100%を超えにくい組合せ

充電が困難な場合か,あるいは充電できても,電荷 注入により画素充電率が下がる場合

これらの Case の組合せは,式(1)の定数 a, b を定 める場合と同様, W_n の大きい場合と小さい場合のそ れぞれに関して,全組合せをシミュレーションし,画 素充電率の分布を調べることにより抽出する.その個 数は,実験では,Case-Easy 及び Case-Difficult のど ちらも 10 通りとした.シミュレーション時間を短くす るには,この個数が少ない方がよいが,Case-Difficult となる組合せは複数あり, RPV_{max} 及び RPV_{min} に 見積り誤差が生じては困るので,念のために 10 とし た.実験では,この個数で RPV_{max} 及び RPV_{min} を 正しく求めることができた.

3.2 アルゴリズム

上で述べたように, RPV_{max} が W_n に対して単調に 増加し, RPV_{min} が W_n に関して単峰性があることか ら, t_{r-max} に対する $W_n(t_{r-max})$ を一意的に決定でき る.ここでは, 黄金分割法 [10] を用いて $W_n(t_{r-max})$ を決定する.

黄金分割法は,区間 [L,U]内に一つの極値をもつ 関数 $f(W_n)$ の極値を求める手法で,[L,U]を黄金 分割して得られる 2 点 M = 0.382U + 0.618L 及び N = 0.618U + 0.382L の値 f(M) 及び f(N)を用い て,極値の存在範囲を絞り込んでいく.例えば, W_n の上限 $(W_n = U)$ と下限 $(W_n = L)$ において, Case-Easy, Case-Difficult の各場合を調べることにより, f(U) 及び f(L) の値を得ることができ, $f(W_n)$ の極



小値が [L, U] 内にあることが分かるので, f(M) 及 び f(N) の値を調べる.このとき,図3に示すよう に,(f(L) >)f(M) < f(N)(< f(U))となったとす ると,区間 [N, U]には極小値がないことが分かるの で,U = Nとして区間 [L, U]を狭め,N = Mとす る.そこで,新たにM = 0.382U + 0.618Lを求めて, f(M)及び f(N)の値を調べる.このような操作を繰 り返し,U - Lが十分に小さくなれば, $W_n(t_{r-max})$ が求まる.

なお,こうして得られた $W_n(t_{r-\max})$ は,4.の実験 結果において示すように,極値の近傍では $f(W_n)$ の 変化も小さく, W_n が $\pm \sigma_n$ の範囲でばらついたとし ても,目的関数の値が大きく変化することはない.こ のことから, $W_n(t_{r-\max})$ はばらつきに対しても強い といえる.

提案手法は,以下の操作を, $i \ge 1$ からkまで変え て繰り返す.ここで,n及びkは,それぞれ抽出すべ き Case-Easy と Case-Difficult の個数及び求めるべ き解の個数であり,入力されるものとする.また, Δ は,式(4)の右辺の値 t_{r-U} のk分の1, $\Delta = t_{r-U}/k$ である.

 $\langle i$ 番目の組 $(t_{r-\max}, W_n(t_{r-\max}))$ を求める \rangle

(1) $t_{r-\max} = \Delta \cdot i \ge 0$,式(3),(5)を用いて $t_{w-\min}$, $t_{f-\max}$ を定める.以下の操作は, $t_r = t_{r-\max}$, $t_w = t_{w-\min}$, $t_f = t_{f-\max}$ なる波形の SMP パルスに対して行う.

(2) W_n の上限と W_n の下限において, 270 通り の書込み状態とばらつきのすべての組合せにおける画 素充電率を求め, Case-Easy と Case-Difficult をそれ ぞれ n 通り選ぶ.

(3) 黄金分割法を用いて,式(7)の目的関数

 $f(W_n)$ を最小にする $W_n(t_{r-\max})$ を求める $.RPV_{\max}$ と RPV_{\min} の値は, Case-Easy 及び Case-Difficult の 各場合に対する SPICE シミュレーションにより求める.

3.3 見積り指標

ここでは,上で得られた k 個の組 $(t_{r-\max}, W_n(t_{r-\max}))$ の各々に対して,バッファ回路の設計 順序を示す指標 $A(t_{r-\max})$ を提案する.この指標は, SMP スイッチのサイズが $W_n(t_{r-\max})$ のとき,立上 り時間が $t_{r-\max}$ の SMP パルスを生成するのに要す るバッファ回路の最終段の CMOS インバータの面積 の見積もったもので,バッファ回路全体の面積の大小 が予測できる.

図 4 のような構成のバッファ回路に対する指標 A(t_{r-max}) は,次のように計算する.

SMP パルスを出力する最終段の CMOS インバー タの負荷を C_n , SMPB パルスを出力する CMOS イ ンバータの負荷を C_p とすると, 配線容量を無視すれ ば, これらは次のように見積もることができる.

$$C_n = m \cdot (W_n \cdot L_n / t_{ox}) \cdot \varepsilon_{ox} \cdot \varepsilon_0 \tag{8}$$

$$C_p = m \cdot (W_p \cdot L_p / t_{ox}) \cdot \varepsilon_{ox} \cdot \varepsilon_0 \tag{9}$$

ここで, L_n 及び L_p はそれぞれ SMP スイッチの nMOS 及び pMOS のゲート長であり, t_{ox} はゲート酸化膜厚, ε_0 は真空の誘電率, ε_{ox} は SiO₂ の比誘電率, m は一 つのバッファ回路で同時に駆動する SMP スイッチの 個数である.

一方, CMOS インバータに立上りステップ波形を 入力したときの出力電圧の遷移時間 t_f は,次式で見 積もることができる [11].ここで, C_{load} は負荷容量, μ_n は電子の移動度, C_0 は単位面積当りの酸化膜容量 であり, W_{bufn} , L_{bufn} , V_{thn} はそれぞれインバータの nMOS のゲート幅,ゲート長,しきい値電圧である.



図 4 バッファ回路の例 Fig. 4 A buffer circuit.

$$t_{f} = \frac{2C_{\text{load}}}{\frac{W_{\text{hufn}}}{L_{\text{bufn}}} \mu_{n} C_{0} (V_{dd} - V_{ss} - V_{\text{thn}})} \\ \times \left\{ \frac{V_{\text{thn}} - 0.1 (V_{dd} - V_{ss})}{V_{dd} - V_{ss} - V_{\text{thn}}} \\ + \frac{1}{2} \ln \frac{19 (V_{dd} - V_{ss}) - 20 V_{\text{thn}}}{V_{dd} - V_{ss}} \right\}$$
(10)

ここで, nMOS のしきい値電圧を $V_{\rm thn} = 0.2(V_{dd} - V_{ss})$ と仮定すると,上式は次式になる.

$$t_f = 3.85 \cdot C_{\text{load}} \cdot L_{\text{bufn}} / \{ (V_{dd} - V_{ss}) \cdot \mu_n \cdot C_0 \cdot W_{\text{bufn}} \}$$
(11)

同様に,立下りステップ入力が印加されたときの出力 の遷移時間 t_r も,正孔の移動度 μ_p , pMOS のゲート 幅 W_{bufp} , ゲート長 L_{bufp} , しきい値電圧 V_{thp} を用い て,式 (10) と同様な式で表され, pMOS のしきい値 電圧を $V_{\text{thp}} = -0.2(V_{dd} - V_{ss})$ と仮定すると,式 (11) と同様な式が得られる.

したがって, SMP パルスを出力する CMOS イン パータの nMOS 及び pMOS の幅をそれぞれ W_{bufn} 及 び W_{bufp} , SMPB パルスを出力する CMOS インバー タの nMOS 及び pMOS の幅をそれぞれ W_{bufBn} 及び W_{bufBp} とし,更に nMOS 及び pMOS のゲート長を それぞれ L_{bufn} 及び L_{bufp} とすると,これらと SMP パルスの立上り時間 (SMPB パルスの立下り時間) t_r 及び SMP パルスの立下り時間 (SMPB パルスの立上 り時間) t_f との間には,以下の関係が成り立つ.すな わち, SMP パルス及び SMPB パルスが正負の逆転し た同じ波形となるには,次式が成立する必要がある.

$$t_r = 3.85 \cdot C_n \cdot L_{\text{bufp}} / \{ (V_{dd} - V_{ss}) \cdot \mu_p \cdot C_0 \cdot W_{\text{bufp}} \}$$
(12)

$$t_f = 3.85 \cdot C_n \cdot L_{\text{bufn}} / \{ (V_{dd} - V_{ss}) \cdot \mu_n \cdot C_0 \cdot W_{\text{bufn}} \}$$
(13)

$$t_f = 3.85 \cdot C_p \cdot L_{\text{bufp}}/$$

$$\{(V_{dd} - V_{ss}) \cdot \mu_p \cdot C_0 \cdot W_{\text{bufBp}}\}$$
(14)
$$t_r = 3.85 \cdot C_p \cdot L_{\text{bufn}}/$$

$$= 3.85 \cdot C_p \cdot L_{\text{bufn}} /$$

$$\{ (V_{dd} - V_{ss}) \cdot \mu_n \cdot C_0 \cdot W_{\text{bufBn}} \}$$

$$(15)$$

これらに式 (8), (9) を代入し, 定数をまとめて K_{nr} , K_{nf} , K_{pf} , K_{pr} と書くと, バッファ回路の最終段の トランジスタのゲート幅を次式で見積もることがで きる.

$$W_{\rm bufp} = K_{nr} \cdot W_n / t_r \tag{16}$$

$$W_{\rm bufn} = K_{nf} \cdot W_n / t_f \tag{17}$$

$$W_{\rm bufBp} = K_{pf} \cdot W_p / t_f \tag{18}$$

$$W_{\rm bufBn} = K_{pr} \cdot W_p / t_r \tag{19}$$

そこで,これらの式の t_r , t_f , W_n 及び W_p に それぞれ $t_{r-\max}$, $t_{f-\max}$, $W_n(t_{r-\max})$ 及びa· $W_n(t_{r-\max})$ + bを代入することにより, W_{bufn} , W_{bufp} , W_{bufBn} , W_{bufBp} が求まる.これらは,ステッ プ入力が印加されたときの値であるので,実際のバッ ファ回路ではこれらの値より大きなゲート幅が必要と なる.

バッファ回路の最終段のトランジスタの面積の総和 は、これらを用いて次式で与えられるので、これを $A(t_{r-\max})$ とする.

$$A(t_{r-\max}) = L_{\text{bufn}}(W_{\text{bufn}} + W_{\text{bufBn}}) + L_{\text{bufp}}(W_{\text{bufp}} + W_{\text{bufBp}})$$
(20)

4. 実験結果

提案手法及び指標の性能を評価するため,[1] で用いた回路に対して,複数の $(t_{r-\max}, W_n(t_{r-\max}))$ の組を導出し,バッファ回路を設計した.

まず,式(4)の右辺の値 t_{r-U} を8等分(k = 8)とし,8個の t_{r-max} の値に対して求めた ($t_{r-max}, W_n(t_{r-max})$)の組と回路シミュレータ SmartSPICEに付属しているオプティマイザ[12]を 用いて得られた結果を比較した.オプティマイザでは, -つがそれぞれ 270 通りの場合に対応する 270 個の 独立した回路を,一つのネットリストとして入力し, 各回路から得られる RPVの値すべてを 100% に近 づけるようにした.その際,提案手法と同じ8 個の t_{r-max} を与え,各 t_{r-max} に対して(W_n, W_p)の値を 最適化した場合(divided)と, t_{r-max} も変数として (t_{r-max}, W_n, W_p)の値を最適化した場合(undivided) の 2 通り行った.

これら 8 個の結果を得るのに要した時間は, Smart-SPICE [12] と Pentim4 (3.2 GHz) を用いた場合,提 案手法で3時間20分, divided で46時間半, undivided で9時間であった.

表1及び図5に, 各 $t_{r-\max}$ に対する SMP スイッチの面積 $W_n \cdot L_n + W_p \cdot L_p$ を, divided によって得られた8個の面積の最小値に対する比で示す.ここで,[1] は[1] の手法で得られた結果であるが, これに

Table 1 Normalized area of the sampling switch.

$t_{r\text{-max}}[t_{r\text{-U}} \sec]$	1/8	2/8	3/8	4/8	5/8	6/8	7/8	8/8
OURS	0.95	0.99	1.04	1.10	1.17	1.32	1.60	2.17
divided	1.00	1.12	1.19	1.31	1.52	1.86	2.49	3.39
[1]			1.34					



Fig. 5 Normalized area of the sampling switch.

ついては後述する.提案手法 (OURS) でも divided で も, $t_{r-\max}$ が小さいとき面積も小さく, $t_{r-\max}$ が大 きくなるにつれて面積も大きくなっている.これは, $t_{r-\max}$ が大きくなると,SMP パルスの平たん部の長 さ t_w が短くなり,画素が充電されにくくなるので,画 素充電率を維持するために, W_n を大きくする必要が あったことを示している.また,dividedの結果に対 して,提案手法の面積はどの場合においても小さい.

一方, undivided の結果は, $t_{r-\max} = 1/8 \cdot t_{r-U}$ の 場合の divided の結果と一致した.これは, $t_{r-\max}$ が 小さければ小さいほど, RPV が 100%になりやすい ため, $t_{r-\max}$ の値が最小化されたものと考えられる. 一般に, $t_{r-\max}$ が小さいパルスを生成するバッファ回 路の方が, $t_{r-\max}$ が大きい場合より設計が困難である から, RPV に着目しながら SMP サイズと SMP パル スを同時に最適化しようとすると, $t_{r-\max}$ が最小の結 果だけが得られ, バッファ回路設計の困難さを考慮で きないことが分かる.したがって,本文で提案するよ うな複数個の解を得る手法が有効となる.

表 2 に RPV_{max} , RPV_{min} , 及び目的関数 $f(W_n(t_{r-max}))$ の値を示す.また,図6 に $f(W_n(t_{r-max}))$ の値を, divided によって得られた8 個の値の最小値に対する比で示す.これより, t_{r-max} が小さい方が 画素充電率の変動が小さく,ばらつきに対して堅固な回路となることが分かる.これより分かるように,提案手法の画素充電率の差 $RPV_{max} - RPV_{min}$ は,

t _{r-max} [t _{r-U} sec]		1/8	2/8	3/8	4/8	5/8	6/8	7/8	8/8
	RPV _{max}	100.7	100.7	100.8	100.9	101.0	101.1	101.5	102.1
OURS	RPV_{min}	98.0	98.0	97.9	97.9	97.7	97.6	97.2	96.6
	$f(W_n)$	1.08	1.14	1.24	1.36	1.58	1.82	2.49	4.12
	RPV _{max}	100.7	100.7	100.7	100.8	100.9	101.1	101.4	101.8
divided	RPV_{min}	98.1	98.1	98.1	98.1	97.9	97.7	97.3	96.7
	$f(W_n)$	1.00	1.02	1.05	1.13	1.29	1.60	2.29	3.50

表 2 RPV の変動幅及び目的関数の値 Table 2 Ranges of RPV and values of the objective function.



Fig. 6 Normalized values of the objective function.

divided の結果より平均で 0.225 ポイント大きい.こ れは, divided が $W_n \ge W_p$ の両方の値を最適化して いたのに対して,提案手法はこれらの関係を式(1)で 固定化したためである.画素充電率の差が悪くなった 分,図5 で示したように,面積は提案手法の方が小 さい.

なお , W_n のばらつきに対する目的関数の値の変 動幅は , W_n 及び W_p がともに $t_{r-\max} = 1/8 \cdot t_{r-U}$ のときの $W_n(t_{r-\max})$ の 1%だけばらつく , すなわち , $\sigma_n = \sigma_p = 00.1 \cdot W_n(t_{r-U}/8)$ とすると ,8 個の $t_{r-\max}$ のどの場合においても , $f(W_n(t_{r-\max}))$ の 2.0%以内で あり ,平均で 1.0%であった .また , $RPV_{\max} - RPV_{\min}$ の変動量も ,最大 0.038 ポイント , 平均 0.025 ポイン トであり , $W_n(t_{r-\max})$ の値は W_n , W_p のばらつき にも強いといえるであろう .

図 7 に,指標 $A(t_{r-\max})$ の変化を,その最小値に 対する比で示す. $A(t_{r-\max})$ が $t_{r-\max}$ の小さなとこ ろで大きくなっているのは,立上り時間 t_r の小さな SMP パルスを生成することが困難であるためであ り, $t_{r-\max}$ の大きなところで大きくなっているのは, バッファ回路の負荷である $W_n(t_{r-\max})$ が大きいため である.これらより, $t_{r-\max} = t_{r-U}/2$ の付近の組 ($t_{r-\max}, W_n(t_{r-\max})$)が,バッファの面積 $A(t_{r-\max})$,



図 7 指標 $A(t_r - \max)$ とパッファ回路の面積 Fig. 7 Normalized values of figure $A(t_r - \max)$ and buffer area.

SMP スイッチの面積 $W_n \cdot L_n + W_p \cdot L_p$ ともに小さく,また,画素充電率の差 $RPV_{max} - RPV_{min}$ も小さいため,好ましい解であるといえる.

この指標 $A(t_{r-max})$ の精度を調べるため,図7に は,SmartSPICE のオプティマイザを用いて設計し たバッファ回路の面積の変化も,その最小値に対する 比で示している.これより,実際のバッファ回路の面 積も, $A(t_{r-max})$ と同様な変化をし,この指標をバッ ファ回路の面積の見積りに使えることが分かる.この バッファ回路の面積は次のようにして求めた.

バッファ回路は図4のような回路とし,初段のイン バータへの入力は遅延回路からの標準的なランプ波 形を有するパルスとする.初段のインバータのゲート 幅は最小サイズとして,変化させず,これ以外のイン バータのゲート幅を最適化変数として,SMPパルス の立上り時間及び立下り時間(SMPBパルスの立下り 時間及び立上り時間)がそれぞれ指定された t_{r-max} 及び t_{f-max} に近づくように,最適化した.また,回 路の動作条件は,電源電圧が最小で,トランジスタ性 能も最悪となるような最も過酷な状況を想定し,高電 位が $V_{high} - v_{high}$,低電位が $V_{low} + v_{low}$,トランジ スタモデルは *nWpW* を用いた.

オプティマイザに入力した各最適化変数の初期値 は,pMOS のゲート幅を nMOS のゲート幅の 3 倍と し,Cascade buffer (tapered buffer) [8],[9] となるよ うに,初段のインバータのゲート幅と,式(16)~(19) で見積もった最終段のゲート幅から定めた.すなわち, ゲート幅が段数に応じて等比級数的に増加するように, 次のように定めた.

例えば,図4の点線で囲まれたSMPパルスの立上り時間を決めるトランジスタのゲート幅は,これらを左から W_{1-n} , W_{2-p} , W_{3-n} , W_{4-p} とすると, W_{1-n} は初段なので最小サイズ, W_{4-p} は最終段なので式(16)を用いて $W_{4-p} = W_{\text{bufp}}$ とし, W_{2-p} 及び W_{3-n} はそれぞれ $W_{2-p} = (W_{1-n} \cdot r_p) \cdot 3$ 及び $W_{3-n} = W_{1-n} \cdot r_p^2$ とする.ここで, r_p は, $W_{4-p} = (W_{1-n} \cdot r_p^3) \cdot 3$ なる関係から定め, $r_p = (W_{\text{bufp}}/3/W_{1-n})^{1/3}$ とする.他の変数についても同様な方法で定める.このような初期値は,ステップ波形を用いて見積もったゲート幅であるため,SMPパルスの立上り及び立下り時間が指定された t_{r-max} 及び t_{f-max} になっておらず,オプティマイザが各ゲート幅を変化させて,指定した値に近づけるが,その際,このような初期値を与えておくと,最適化に要する時間を短縮できると予想される.

最後に,図5及び表1に示した[1]の手法で得られた tr と SMP スイッチの面積の値を,提案手法で得られ た結果と比較すると,同程度のtr-maxに対して面積が 大きくなっている [1] では,画素充電率 RPV を制約 条件として扱い, RPVmax 及び RPVmin の 100 から の差が,ともに指定されたしきい値B以内であればよ いとしていた.そのため,バッファ回路の設計の容易さ や, W_n のばらつきを考慮して, $RPV_{max} = 100 + B$ 及び $RPV_{\min} = 100 - B$ となるような W_n を選んで いたが,この W_n は, $f(W_n)$ を最小とするような極 値 $W_n(t_{r-\max})$ より大きな値であった.本手法では, RPV_{max} 及び RPV_{min} が W_n に対して図 2 に示すよ うな変化をすることに着目し, 極値 $W_n(t_{r-\max})$ を選 んだが,これにより,RPVの変動 RPVmax-RPVmin を 2B より小さくできるだけでなく, SMP スイッチの 面積を小さくするという効果も得られたことが分かる.

5. む す び

本論文では,液晶ディスプレイの画素充電率を決め るサンプリングトランジスタの幅とサンプリングパル スの形状を最適化する手法を提案した.提案手法は, 画素充電率の 100% からの変動幅を最小化するような トランジスタ幅とパルス形状の組を複数個生成するも ので,各組に対して,バッファ回路の設計を試みる順 序を指定する指標を与える.これらにより,バッファ 回路とサンプリング回路の両方を最適化することが可 能となる.

また,提案手法及び提案指標の性能を評価するため, 実際の回路に対して実験を行った.その結果,Smart-SPICEに付属しているオプティマイザと比較して,11 分の1以下の時間で同等の結果を得ることができ,提 案指標についてもその有効性が確認できた.

ただし,提案指標 $A(t_{r-\max})$ は,出力トランジスタのサイズを見積もるものであるから,どのような回路 構造のバッファ回路にも有効だと考えられるが,図4 のような構造でないバッファ回路に対しては,実際の 面積との関係を調べていない.

この点や,遅延回路など,他の回路に対しても,種々のばらつきに耐性をもつ回路を最適設計する効率的手法を確立することが今後の課題である.

献

文

- S. Takahashi, S. Tsukiyama, M. Hashimoto, and I. Shirakawa, "A sampling switch design procedure for active matrix liquid crystal displays," IEICE Trans. Fundamentals, vol.E89-A, no.12, pp.3538–3545, Dec. 2006.
- [2] E. Lueder, Liquid Crystal Displays: Addressing Schemes and Electro-Optical Effects, John Wiley & Sons, 2001.
- [3] J. Ohwada, M. Takabatake, Y.A. Ono, A. Mimura, K. Ono, and N. Konishi, "Peripheral circuit integrated polySi TFT LCD with gray scale representation," IEEE Trans. Electron Devices, vol.36, no.9, pp.1923–1928, 1989.
- [4] J.H. Atherton, "Integrating electronics into active matrix liquid crystal displays," Proc. IEEE Conf. AMLCD, pp.58–65, 1995.
- [5] A.G. Lewis, D.D. Lee, and R.H. Bruce, "Polysilicon TFT circuit design and performance," IEEE J. Solid-State Circuits, vol.27, no.12, pp.1833–1842, 1992.
- [6] L.W. Linholm, "An optimized output stage for MOS integrated circuits," IEEE J. Solid-State Circuits, vol.SC-10, no.2, pp.106–109, 1975.
- [7] L.W. Linholm and R.C. Jaeger, "Comments on 'An optimized output stage for MOS integrated circuits' [and reply]," IEEE J. Solid-State Circuits, vol.SC-10, no.3, pp.185–186, 1975.
- [8] J.H. Shieh, M. Patil, and A.J. Sheu, "Measurement and analysis of charge injection in MOS analog switches," IEEE J. Solid-State Circuits, vol.SC-22, no.2, pp.277–281, 1987.

- [9] G. Wegmann, E.A. Vittoz, and A. Rahali, "Charge injection in analog MOS switches," IEEE J. Solid-State Circuits, vol.SC-22, no.6, pp.1091–1097, 1987.
- [10] W.H. Press, S.A. Teukolsky, W.T. Vetterling, and, B.P. Flannery, NUMERICAL PECIPES in C : The Art of Scientific Computing, Press Syndicate of the University of Cambridge, 1988.
- [11] 榎本忠義, CMOS 集積回路, 培風館, 1996.
- [12] SmartSPICE, http://www.silvaco.com/products/ circuit_simulation/smartspice.html

(平成 19 年 2 月 19 日受付, 8 月 1 日再受付)



髙橋 真吾 (学生員)

平 17 中大・理工・電気電子情報通信卒. 平 19 同大大学院理工学研究科電気電子情 報通信工学専攻博士前期課程了.現在,同 大学院理工学研究科電気電子情報通信工学 専攻博士後期課程1年.液晶ディスプレイ 用駆動回路の最適設計と性能評価方法,及

び統計的 STA の高精度化と高機能化の研究に従事.情報処理 学会学生会員.



築山修治(正員)

昭47 阪大・工・電子卒.昭49 同大大学 院電子工学専攻修士課程了,昭52 同博士 課程後期了,工博.同年,阪大・工学部・電 子工学科助手,昭62 助教授.同年,中央 大・理工学部・電気工学科(現在,電気電 子情報通信工学科)助教授.平2,同教授,

現在に至る.この間,昭53~55カリフォルニア大学バークレー 校電子工学研究所客員研究員.集積回路やプリント板のCAD アルゴリズム,特に,配置配線手法,タイミング解析手法,ば らつきを考慮した設計手法,並びにグラフ理論などの組合せ問 題に対するアルゴリズムの研究に従事.IEEE,ACM,情報処 理学会,エレクトロニクス実装学会各会員.



橋本 昌宜 (正員)

平9京大・工・電子卒.平13 同大大学 院博士課程(通信情報システム専攻)了. 博士(情報学).同年,京都大学情報学研 究科助手,平16大阪大学情報科学研究科 助教授,現在同准教授.VLSIの設計技術, CADの研究に従事.IEEE 会員.



白川 功 (名誉員:フェロー)

昭 38 阪大・工・電子卒.昭 43 同大大 学院博士課程了.工博.同年大阪大学助手, 昭 48 同助教授,昭 62 同教授.平 10 同大 型計算機センター長,平 11 同評議員,同 総長補佐役,平 13 同大学院工学研究科長・ 工学部長,平 15 同定年退官,同名誉教授,

(株)シンセシス取締役.平16 兵庫県立大大学院応用情報科学 研究科長,現在に至る.その間,昭49~50 カリフォルニア大 パークレー校客員研究員.回路理論,グラフ理論,VLSIの設 計自動化,システムVLSIの実装設計などの教育研究に従事. 現在,IEEE Life Fellow;ACM,情報処理学会,映像情報メ ディア学会,システム制御情報学会,計測自動制御学会,エレ クトロニクス実装学会各正会員.著書:「演習グラフ理論」,回 路理論 I,II」(共著,コロナ社)など.