製造ばらつきに起因するリーク電流変動の低減アプローチ

An Approach for Reducing Leakage Current Variation due to Manufacturing Variability

佐方剛¹ 黒川敦² 奥村隆昌³ 中島英斉⁴ 増田弘生⁵ 佐藤高史⁶ 橋本昌宜⁷ 蜂屋孝太郎⁸ 古川且洋⁸ 田中正和⁹ 高藤浩資¹⁰ 金本俊幾⁵

1富士通マイクロエレクトロニクス(株) 2三洋半導体(株) 3(株)半導体理工学研究センター
 4NECエレクトロニクス(株) 5(株)ルネサステクノロジ 6東京工業大学
 7大阪大学 8(株)ジーダット 9パナソニック(株) 10(株)リコー

Tsuyoshi SAKATA¹ Atsushi KUROKAWA² Takaaki OKUMURA³ Hidenari NAKASHIMA⁴ Hiroo MASUDA⁵ Takashi SATO⁶ Masanori HASHIMOTO⁷ Koutaro HACHIYA⁸ Katsuhiro FURUKAWA⁸ Masakazu TANAKA⁹ Hiroshi TAKAFUJI¹⁰ Toshiki KANAMOTO⁵

 ¹Fujitsu Microelectronics Ltd. ²SANYO Semiconductor Co., Ltd. ³STARC
 ⁴NEC Electronics Corp. ⁵Renesas Technology Corp. ⁶Tokyo Institute of Technology ⁷Osaka University ⁸JEDAT Inc. ⁹Panasonic Corp. ¹⁰Ricoh Co., Ltd.

概要

リーク電流は LSI 製品の商品価値を大きく左 右する重要な因子である。プロセスばらつきによ るリーク電流ばらつきは、チップ毎にリーク電流 が異なる結果となり、リーク電流ばらつきを抑え ることは LSI の品質を確保する上で重要である。 本論文では、CMOS デジタル回路においてプロセ スばらつきが遅延とリーク電流ばらつきへ与え る影響に着目する。はじめにプロセスばらつきが 遅延とリーク電流へ与える影響を評価するため の解析式を導出し、遅延が一定でもリーク電流ば らつきが変動する場合を議論し、リーク電流ばら つきを低減する方法を提案する。提案するリーク 電流ばらつき低減方法は、実験により、何も考慮 しない従来の一般設計と比較して、歩留まり90% とした場合のリーク電流値に対して 50%の低減 効果があることを示す。

1 はじめに

LSI 製品において、チップ消費電力は製品価値 を決める重要な因子である。特に、電池駆動型の 機器(携帯電話、リモコン、ノート PC等)に内 蔵される LSI においては、低消費電力化が必須で あり、商品価値を決定する重要な差別化技術とな っている。CMOS デジタル回路において消費電力 は、動作時に負荷容量で消費されるスイッチング 電流、入力信号が遷移する間に CMOS 回路が同 時オンすることで電源からグラウンドに直接電 流が流れる貫通電流、そして待機時のリーク電流 の成分からなる。微細化が進むにつれ、リーク電 流は、増加傾向にあり、リーク電流の低減は必須

本研究は、JEITA EDA 技術専門委員会 ナノ世代物 理設計ワーキング・グループ (NPD-WG)の活動と して実施されたものである。 である。特にリーク電流はプロセスばらつきに敏 感であり、出来上がったチップ毎にリーク電流の ばらつきに大きな差を生じさせ、歩留りの悪化や 低品質製品の市場流出につながる。このため、リ ーク電流のばらつきを低減することは非常に重 要である。

電力消費を抑制する設計技術として、動的電力 削減のためにクロック・ゲーティング、多電源、 端子順序変更、論理セルと配線の最適化等があり、 リーク電力削減のために、MTCMOS、多電源、 多閾値論理セル等がある[1-3]。また、プロセスば らつきとリーク電流に関する技術報告としては、 例えば、プロセスばらつきのリーク電流への影響 [4]やリーク電流のメカニズム[5]、チップリーク 電流の見積り[6-9]、リーク電流の成分の割合解析 [10]、温度の影響[11]、遅延とリーク電流の関係 の解析[12-14]、リーク電流低減のパラメータや設 計へのアプローチ[15-19]等がある。

しかしながら従来の手法においては、総リーク 電流として、どのパラメータがどの程度影響する のかが不明瞭であった。また、プロセスばらつき による遅延時間とリーク電流の関係において、プ ロセスばらつき(例えば、PMOS、NMOSの閾 値電圧やゲート長)に対して遅延が同じになるパ ラメータの条件が存在するが、リーク電流ばらつ きを低減するパラメータの条件は報告されてい ない。

本論文では、はじめにチップのリーク電流に関 して、チップ内ばらつきが遅延とリーク電流へ与 える影響を、さまざまな角度から分析するために、 リーク電流と遅延の解析式を導出する。次にその 解析式を用いて、リーク電流として、どのパラメ ータがリーク電流量に与える影響が大きいかを 明確にする。次に、プロセスばらつきによる遅延 時間とリーク電流の関係から、遅延一定となる条 件化下でリーク電流を変動させるパラメータの 関係を吟味し、リーク電流ばらつきを低減する方 法を提示する。最後にその提案方法の有効性を示 す。

本論文の残りの構成は以下である。第2章でリ ーク電流と遅延の関係を分析するための解析式 の導出方法を示し、第3章で45nmテクノロジモ デルを用いて解析式を導出し、第4章で遅延が同 ーな時にリーク電流ばらつきを低減するパラメ ータの条件を実験解析し、第5章で提案方法が遅 延とリーク電流の関係で有効であることを示し、 最後に第6章でまとめる。

2 解析式の導出方法

本章では、プロセスばらつきにおける遅延とリ ーク電流の関係を解析するための解析式の導出 方法を説明する。

2.1 解析式の基本的な考え方

本論文の解析では、インバータの多段接続を考 慮して、インバータ2段分の遅延とリーク電流を 取り扱う。2段分を扱う理由は、信号の立ち上が りと立ち下がりにより PMOSと NMOSトランジ スタの影響を同時に考慮するためである。遅延と リーク電流の解析式は、応答曲面法により以下の 2次の多項式で表現する。

$$y = \beta_0 + \sum_{i=1}^n \beta_i x_i + \sum_{i=1}^n \sum_{j \ge i}^n \beta_{ij} x_i x_j$$
(1)

但し、nは説明変数の数、xは説明変数、βはそれ ぞれの項の係数である。

ばらつきパラメータとして閾値電圧 V_{th} 、チャ ネル長 L、ゲート酸化膜厚 T_{ox} の3つが特性変動 の主要因と考えられる。本論文ではその3つのパ ラメータ変動を扱う(他にチャネル幅 W や移動 度µがあるが、本手法を拡張することにより同様 に扱うことができる)。

2.2 遅延の解析式

インバータの遅延は、α乗モデル[20]から、簡易 的に以下の式で得られる。

$$T_{d} = \frac{C_{L}V_{dd}}{\mu \cdot \frac{\varepsilon_{ox}}{T_{ox}} \cdot \frac{W}{L} (V_{dd} - V_{th})^{\alpha}}$$
(2)

但し、CLは負荷容量、Vddは電源電圧、εoxは誘電 率、αはプロセスで決まる定数(通常1~2)であ る。すなわち、おおよそ以下の関係がある。

$$T_d \propto \frac{1}{\left(V_{dd} - V_{th}\right)^{\alpha}} L T_{ox} \tag{3}$$

ここでαは 1~2 のため、V_{th}は 2 次式でおおよ そ表現可能である。遅延の解析式は式(1)と上述の 関係を用いて、以下のように表現する。

$$T_{d,1} - T_{d,0} = f\left(V_{th,P,1} - V_{th,P,0}, V_{th,N,1} - V_{th,N,0}, \frac{L_{P,1}}{L_{P,0}}, \frac{L_{N,1}}{L_{N,0}}, \frac{T_{ox,P,1}}{T_{ox,P,0}}, \frac{T_{ox,N,1}}{T_{ox,N,0}}\right)$$
(4)

但し、 $T_{d,1}$ - $T_{d,0}$ は式(1)の y に、関数 f 内の変数は 式(1)において n=6 とした時の $x_1 \sim x_6$ の説明変数 に対応している。変数の添え字の P と N は PMOS と NMOS トランジスタを表し、0 はノミナル時 の値、1 は変動した時の値を示す。

2.3 リーク電流の解析式

リーク電流はおおよそ以下のトータル電流で 表される[3]。

$$I_{total} = I_{BTBT} + I_{sub} + I_{gate} + I_{GIDL}$$
(5)

但し、IBTBTは逆バイアスのソースードレインpn 接合リーク電流、Isubはサブスレッショルド電流、 Igateはトンネル電流とホットキャリア起因のゲー ト電流、IGDLは高電界で生じるドレイン電流であ る。そのイメージを図 1に示す。BSIM4[21]では Isubはおおよそ以下で表される。

$$I_{sub} = \mu \frac{\varepsilon_{ox}}{T_{ox}} \frac{W}{L} V_T^2 e^{\frac{V_{gs} - V_{th}}{nV_T}} \left(1 - e^{\frac{-V_{ds}}{V_T}} \right)$$
(6)

但し、Vr=kT/q(V)、k はボルツマン定数 1.38054 ×10⁻²³(eV/K)、 ϵ_{0x} は誘電率、T は絶対温度(K)、q は電子の電荷 1.602189×10⁻¹⁹(e)である。また、n は指数係数、Vgs と Vds はゲートーソース間とドレ インーソース間の電圧(V)である。ここで Isub の対 数は以下の関係がある。

$$\ln(I_{sub}) \propto (V_{dd} - V_{th}) \ln(T_{ox}) \ln(L)$$
(7)

但し、VddはVgsとVdsにかかる電源電圧である。 他のリーク電流モデルは式(6)とは形式が異な るが、ここではIsubが全体のリーク電流に対して 占める割合が大きい[10]ことを仮定する。

リーク電流の解析式は式(1)と上述の関係を用いて、以下のように表現する。

$$\ln\left(\frac{I_{leak,1}}{I_{leak,0}}\right) = g\left(V_{th,P,1} - V_{th,P,0}, V_{th,N,1} - V_{th,N,0}, \\ \ln\left(\frac{L_{P,1}}{L_{P,0}}\right), \ln\left(\frac{L_{N,1}}{L_{N,0}}\right), \ln\left(\frac{T_{ox,P,1}}{T_{ox,P,0}}\right), \ln\left(\frac{T_{ox,N,1}}{T_{ox,N,0}}\right)\right)$$
(8)

但し、ln(I_{leak,1}/I_{leak,0})は式(1)の y に、関数 g 内の 変数は式(1)において n=6 とした時の x₁~x₆の説 明変数に対応している。



3 解析式の導出

本章では、本論文における解析の条件を明示した上で、解析式を導出する。

3.1 解析式導出に用いた条件

解析式導出に使用したパラメータの値を表1に 示す。ばらつきの値は ITRS[22]を参考にした。 変動パラメータは閾値電圧 V_{th}、チャネル長 L、 ゲート酸化膜厚 T_{ox}の3種とし、PMOS、NMOS それぞれ、各パラメータの値を 3σ , 1σ ,0, 1σ , 3σ の 5点で振り、計 5⁶=15625点の SPICE シミュレ ーションを行う。回路は図2に示す多段インバー タとし、波形が安定した2段の遅延(T_d)とリーク 電流(I_{leak})を求める。求めた結果を前章の式(4)と 式(8)に当てはめ、それぞれの係数を抽出する。

| 項目 | 値 |
|-------------------------------|---------------------|
| SPICEモデルパラメータ | PTM 45nm (Bulk)[23] |
| SPICE電流モデル | BSIM4 |
| 電源電圧V _{dd} | 1V |
| 基本 (×1インバータ) のトラ | P W/L=450nm/45nm |
| ンジスタサイズ | N W/L=225nm/45nm |
| 閾値電圧 (V _{th}) の3 σ | 42% |
| チャネル長(L)の3σ | 12% |
| ゲート酸化膜厚 (T _{ox})の3σ | 4% |

表 1:解析に使用したパラメータ



図 2:解析に用いた回路イメージ

3.2 インバータにおける解析式の結果

前節条件に従って、解析式を導出した。表 2と 表 3は、V_{th}, L, T_{ox}のPMOS、NMOSトランジス タ全6パラメータを用いた遅延解析式とリーク電 流解析式の係数である。表の β_{i} , β_{ij} はそれぞれ、式 (1)の β_{i} , β_{ij} に対応する。次に、表 4と表 5はV_{th}、L、 T_{ox}をそれぞれ個別に扱った解析式であり、それぞ れの成分でPMOS、NMOSトランジスタ間の解析 に利用する。例えば、表 4と表 5のV_{th}の係数 β は、 LとT_{ox}を固定し、PMOS、NMOSトランジスタV_{th} を 5 点ずつ計 25 点振ったSPICEシミュレーショ ン結果から導出している。

表 2: 遅延解析式係数

| β0 | β1 | β2 | β3 | β4 | β5 | β6 |
|----------|----------|-----------|-----------|----------|-----------|-----------|
| 2.38E-11 | 1.11E-10 | -8.70E-11 | -2.86E-11 | 8.51E-12 | -4.72E-11 | -4.02E-11 |

| βii | i=1 | i=2 | i=3 | i=4 | i=5 | i=6 |
|-----|----------|-----------|-----------|-----------|-----------|-----------|
| i=1 | 3.07E-11 | -3.08E-11 | -7.54E-11 | -2.51E-11 | -1.81E-11 | -1.09E-11 |
| i=2 | / | 2.30E-11 | 3.77E-11 | 4.00E-11 | 1.05E-11 | 1.49E-11 |
| i=3 | / | / | -8.61E-12 | 3.00E-11 | 3.29E-11 | 1.36E-11 |
| i=4 | / | / | / | -2.67E-11 | 8.86E-12 | 2.32E-11 |
| i=5 | / | | / | / | 3.93E-12 | 3.35E-12 |
| i=6 | / | / | / | / | / | 318E-12 |

表 3: リーク電流解析式係数

| β0 | β1 | β2 | β3 | β4 | β5 | β6 |
|----------|----------|-----------|-----------|-----------|-----------|-----------|
| 6.17E-01 | 1.02E+01 | -8.80E+00 | -1.57E+01 | -1.10E+01 | -1.03E+00 | -2.53E+00 |

| βij | j=1 | j=2 | j=3 | j=4 | j=5 | j=6 |
|-----|----------|----------|-----------|-----------|-----------|-----------|
| i=1 | 1.79E+01 | 3.06E+01 | -3.77E+01 | 3.57E+01 | -8.35E+00 | 1.31E+01 |
| i=2 | / | 1.58E+01 | -4.35E+01 | 3.37E+01 | -3.37E+00 | -5.51E-01 |
| i=3 | / | / | 7.98E+01 | -5.30E+01 | -7.18E+00 | -1.58E+01 |
| i=4 | / | / | / | 5.55E+01 | -3.79E+00 | -1.37E+01 |
| i=5 | / | / | | / | 4.44E-01 | -1.64E+00 |
| i=6 | | | | | | 3.85E+00 |

表 4: 遅延解析式係数(Vth,L,Tox 個別)

| Vth | β0 | β1 | β2 | β11 | β 22 | β12 |
|-----|-----------|-----------|-----------|-----------|-----------|-----------|
| | -6.42E-15 | -1.86E-11 | 1.63E-11 | 3.01E-11 | 2.35E-11 | -2.97E-11 |
| _ | β0 | β3 | β4 | β 33 | β 44 | β34 |
| L | -5.27E-11 | 2.20E-11 | 4.04E-11 | -9.73E-12 | -2.53E-11 | 2.54E-11 |
| Так | β0 | β5 | β6 | β 55 | β66 | β 56 |
| Iox | -2.98E-12 | -3.29E-12 | -1.68E-12 | 2.87E-12 | 2.43E-12 | 2.65E-12 |

表 5: リーク電流解析式係数(Vth,L,Tox 個別)

| Vth | β0 | β1 | β2 | β11 | β 22 | β12 |
|-----|-----------|-----------|-----------|----------|----------|-----------|
| | 2.26E-01 | 1.14E+01 | -9.43E+00 | 3.21E+01 | 2.66E+01 | 4.37E+01 |
| | β0 | β3 | β4 | β 33 | β 44 | β 34 |
| L | 1.42E-01 | -1.88E+01 | -1.34E+01 | 1.14E+02 | 8.34E+01 | -9.11E+01 |
| тан | β0 | β5 | β6 | β 55 | β66 | β 56 |
| lox | -6.36E-06 | -1.60E+00 | -2.29E+00 | 9.17E-01 | 6.33E+00 | -3.64E+00 |

3.3 解析式の精度

図 3はSPICEシミュレーション結果と、表 1表 2で示した係数を用いて解析式から計算した結果 を、遅延とリーク電流のそれぞれについて比較し たものである。遅延とリーク電流の解析式の自由 度修正済み決定係数(または、重回帰係数) R-Squaredは、それぞれ0.995と0.968であった。 Vth, L, Tox個別の係数、および後述の回路を NAND、NORとした場合においても、決定係数 は 0.95 以上を示しており、ばらつきが遅延やリ ーク電流に与える傾向を解析する上でこれらの モデルは、十分利用できる精度となっている。



図 3: SPICE と解析式の結果の比較

4 リーク電流低減へのアプローチ

本章では、はじめにプロセス・パラメータがリ ーク電流に与える影響を明示する。次に、前章で 導出した解析式を用いて、遅延が一定の時のリー ク電流低減の条件を議論する。

4.1 プロセス・パラメータがリーク電流へ 与える影響

図4にプロセス・パラメータが変動した時のリ ーク電流への影響を示す。横軸は表1に基づくパ ラメータの変動量を、縦軸はノミナル値1に対す るリーク電流の変動率を表す。各パラメータの PMOS、NMOSトランジスタ間の相関は1を仮定 した。結果からは、明らかにToxはリーク電流のば らつきに対して寄与が少ないことがわかる。



図 4: 各パラメータの変動によるリーク電流への 影響

4.2 プロセスばらつきによる遅延とリーク 電流の相関

表 1のプロセスばらつきの条件に従ってVth, L, Toxのパラメータがばらついた場合の、遅延とリー ク電流の分布を図 5に示す。横軸が遅延、縦軸が logをとったリーク電流値に対応し、プロットされ ている点は試行回数 1 万回のSPICEによるモン テカルロ解析の結果である。その時の各パラメー タは独立な正規分布であることを仮定している。 図 5からわかるように、遅延とリーク電流は1対 1 に対応しているわけではなく、遅延が一定でも 様々なリーク電流値になる条件が存在する。この ような幅を持つことは、実測値[6]でもみられてい る。我々はこの関係に着目して、遅延が一定の時 に、どういう条件で、リーク電流が変動するのか を解析した。



図 5: 遅延とリーク電流の相関図

4.3 解析式による遅延とリーク電流の評価

前章で得られた解析式を用いて、パラメータに 対する遅延とリーク電流の関係と傾向を調査す るために、NMOS,PMOSトランジスタのVth (V_{th,P},V_{th,N})を例にとる。解析式の係数は、表 4、 表 5の結果を用いる。2 次式のフィッティングで あるため、V_{th.P},V_{th.N}の2次元のパラメータ空間 の中ではリーク電流と遅延値は楕円の分布を形 成する。 横軸に V_{th},P、 縦軸に V_{th},N をとり、 遅延と リーク電流の分布を描いたものが図 6の左図で ある。図 6の右図に、Lパラメータ(LP,LN)につい て同様に作図したものを示す。図中の実線は遅延 の等高線、太線はリーク電流の等高線を表してお り、0のラインが現状と値が変わらないパラメー タの動きを表している。パラメータのノミナル値 を遅延の等高線が0の線に沿って動かすことによ り、遅延が一定のまま、リーク電流が変動する。 今回のインバータの例では、初期値がリーク電流 最小に近い条件であることがわかった。

図 2 のインバータを 2 入力NOR、もしくは 2 入力NANDに置き換えて、3 章で示した方法で解 析式を求めて、同様にリーク電流と遅延の分布を 求めた。図 7に 2 入力NORと 2 入力NANDの例 も示す。図内の黒丸が遅延一定のままリーク電流 を最小にするポイントである。

現在のパラメータのノミナル値(0,0)を、遅延一 定のままリーク電流最小の位置に移動させるこ とにより、同じプロセスばらつきであってもリー ク電流が最小の近傍で分布するため、リーク電流 のばらつきが低減されることが期待される。





図 7: NAND と NOR のリーク電流と遅延の分布

4.4 解析的なアプローチ

る。

前節では、作図によって改善のポイントを調査 した。解析的に解くには、ラグランジュの未定乗 数法を用いる。例として、2変数の場合を示す。 リーク電流と遅延が次のように表されるとす

$$\ln\left(\frac{I_{leak,1}}{I_{leak,0}}\right) = a_1 x_1 + a_2 x_2 + a_{11} x_1^2 + a_{22} x_2^2 + a_{12} x_1 x_2$$
(9)
$$T_{d,1} - T_{d,0} = b_1 x_1 + b_2 x_2 + b_{11} x_1^2 + b_{22} x_2^2 + b_{12} x_1 x_2$$

T_{d,1}-T_{d,0}が0のままで、リーク電流の極値は以下の2式の解になる。その解の中でリーク電流が小さいものが求める答えである。

$$a_{1}b_{2} - b_{1}a_{2}$$

$$+ (a_{1}b_{12} + 2a_{11}b_{2} - a_{12}b_{1} - 2a_{2}b_{11})x_{1}$$

$$+ (a_{12}b_{2} + 2a_{1}b_{22} - a_{2}b_{12} - 2a_{22}b_{1})x_{2}$$

$$+ (2a_{11}b_{12} - 2a_{12}b_{11})x_{1}^{2}$$

$$+ (2a_{12}b_{22} - 2a_{22}b_{12})x_{2}^{2}$$

$$+ (4a_{11}b_{22} - 4a_{22}b_{11})x_{1}x_{2}$$

$$= 0$$
(10)

$$b_1 x_1 + b_2 x_2 + b_{11} x_1^2 + b_{22} x_2^2 + b_{12} x_1 x_2 = 0$$
(11)

前節のインバータの V_{th}, L の場合はそれぞれ (V_{th,P},V_{th,N})=(0.003,0.003)、(L_P,L_N)=(0.995,1.01) と小さい値であり、作図の結果と対応している。

5 遅延と電力に対する効果と提案

前章までに示した結果を使ったリーク電流低 減効果を明示し、設計やプロセスへの応用例を提 案する。

5.1 2パラメータ間の遅延とリーク電流

本節では、遅延一定の条件で、PMOS、NMOS トランジスタのパラメータを変化させた場合の、 遅延とリーク電流値の変動を示す。図 8は、Vth, L, Tox各々について4.3節の方法に従いパラメータを シフトした後、図 5のようにSPICEによるモンテ カルロ解析を行い、結果を遅延とリーク電流値の 累積分布として図示したものである。今回のイン バータの例では、初期値がリーク電流最小に近い ため、変動をはっきり評価する目的で、リーク電 流が増加する方向に変動させた。変動量はそれぞ れ $V_{\text{th,N}}$ を±10mV, ±50mV, ±100mV、 L_N を± 1%, ± 5 %, ± 10 %、 $T_{ox,N}$ を ± 2 % であり、NMOS 側の値に応じてPMOSトランジスタの変動量を 定めた。図からもわかるとおり、遅延の分布を変 えずにリーク電流の分布が変わる。累積の90%の 確率点でリーク電流が最大16倍変動している。



図 8: 遅延とリーク電流の累積分布 5.2 全パラメータを用いた改善

図 9は、今回の例の中で改善効果の高かった2入力 NOR について、Vth, L, Toxの P/N6パラメ ータすべてを用いて遅延一定のままリーク電流 小のポイントを抽出して、SPICE によるモンテカ ルロ解析を行った結果である。図からも明らかな ように、リーク電流値のばらつきが狭まっている ことがわかる。90%の確率点で、リーク電流に対 して 49.7%の低減効果があった。



図 9: リーク電流ばらつきの低減効果 5.3 設計やプロセスへの応用

前節までに示したように、プロセスばらつきに 対して遅延の変動を抑えたまま、リーク電流の中 心値やばらつきを調整することは可能である。例 えばセルごとに最適なLをそれぞれ見積もり、セ ルの設計やマクロの設計に利用ができる。また、 V_{th}に関しては、チップ内でリーク電流が支配的 なセルに対してBody Biasコントロールや電源電 Eコントロールやプロセス的な調整をすること が提案できる。本論文の手法は、遅延の変動を抑 えてリーク電流を低減させることができるため、 設計途中における変更にもインパクトが少ない。

本論文の結果を拡張し、解析式のパラメータを セルのWやV_{dd}へ適用させ、L,W,V_{dd}を含めた最 適化を行うことも考えられる。加えて、例えば解 析式をクリティカルパスの遅延式とチップ内で 支配的なセルのリーク電流式から導出し最適化 するような、設計に応じたチューニング手法も、 本論文の手法や考え方を基本として構築してい くことができる。

6 まとめ

本論文では、リーク電流ばらつきの低減に着目 した。前半では、遅延ばらつきとリーク電流ばら つきを解析・評価するための解析式を提案し、 45nm テクノロジモデルを例に係数を導出した。 次に、解析式を元にして遅延を一定にしながらリ ーク電流ばらつきを削減する方法を提案し、提案 手法による実験を行った。実験結果から、本提案 手法の有効性が確認され、リーク電流ばらつきコ ーナーが削減されることを示した。そして、本手 法に対する設計やプロセスへの応用方法を示し た。

参考文献

- Kaushik Roy and Sharat Prasad, "Low Power CMOS VLSI: Circuit Design," John Wiley & Sons, Inc., 2000.
- [2] A. P. Chandrakasan and R. W. Brodersen, "Low power digital CMOS design", Kluewer Academic Publishers, 1995.
- [3] W. Nabel and J. Mermet, "Low power design in deep submicron electronics," Kluewer Academic Publishers, 1997.
- [4] U. Fassnacht, "A robust ASIC design and IP integration methodology for 65nm and beyond," ICCAD Workshop 2004.
- [5] K. Roy, S. Mukhopadhyay, and H. Mahmoodi-Meimand, "Leakage current mechanisms and leakage reduction techniques in deep-submicrometer CMOS circuits," Proc. of the IEEE, vol. 91, no. 2, pp. 305–327, Feb. 2003.
- [6] H. F. Dadgour, S.-C. Lin, and K. Banerjee, "A statistical framework for estimation of full-chip leakage-power distribution under parameter variations," IEEE Trans. Electron Devices, vol. 54, no. 11, pp. 2930–2945, Nov. 2007.
- [7] T. Li, W. Zhang, and Z. Yu, "Full-chip leakage analysis in nano-scale technologies: Mechanisms, variation sources, and verification," in proc. DAC, pp. 594–599, 2008.
- [8] R. Rao, A. Srivastava, D. Blaauw, and D. Sylvester, "Statistical analysis of subthreshold leakage current for VLSI circuits," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 12, no. 2, pp. 131–139, Feb. 2004.
- [9] Y. Ye, F. Liu, S. Nassif, and Yu Cao, "Statistical modeling and simulation of threshold variation under dopant fluctuations and line-edge roughness," in proc. DAC, pp. 900–905, 2008.
- [10]S. Mukhopadhyay, S. Bhunia, and K. Roy,

"Modeling and analysis of loading effect on Leakage of nanoscaled bulk-CMOS logic circuits," IEEE Trans. CAD, vol. 25, no. 8, pp. 1486–1495, Aug. 2006.

- 1486–1495, Aug. 2006.
 [11]J. C. Ku and Y. Ismail, "On the scaling of temperature-dependent effects," IEEE Trans. CAD, vol. 26, no. 10, pp. 1882–1888, Oct. 2007.
- [12]S. Borkar, T. Karnik, S. Narendra, and J. Tschanz, A. Keshavarzi, and V. De, "Parameter variation and impact on circuits," in Proc. DAC, pp. 338–342, 2003.
- [13]E. Acar, K. Agarwal, and S. R. Nassif, "Characterization of total chip leakage using inverse (reciprocal) Gamma distribution," in Proc. ISCAS, pp.3029-3032, 2006.
- [14]R. R. Rao, A. Devgan, D. Blaauw, and D. Sylvester, "Analytical yield prediction considering leakage/performance correlation," IEEE Trans. CAD, vol. 25, no. 9, pp. 1685–1695, Sep. 2006.
- [15]S. Bhardwaj and S. B. K. Vrudhula, "Leakage minimization of digital circuits using gate sizing in the presence of process variations," IEEE Trans. CAD, vol. 27, no. 3, pp. 445–455, Mar. 2008.
- [16]N. Verma, J. Kwong, and A. P. Chandrakasan, "Nanometer MOSFET variation in minimum energy subthreshold circuits," IEEE Trans. Electron Devices, vol. 55, no. 1, pp. 163–174, Jan. 2008.
- [17]D. Helms and W. Nebel, "Logic design techniques for 65 to 45nm and below for reducing total energy and solving technology variations problems," in Proc. ICECS, pp. 919–922, 2007.
- [18]R. Jaramillo-Ramirez, J. Jaffari, and M. Anis, "Variability-aware design of subthreshold devices," in Proc. ISCAS, pp. 1196–1199, 2008.
- [19]J. Jaffari and M. Anis, "Variability-Aware Bulk-MOS Device Design," IEEE Trans. CAD, vol. 27, no. 2, pp. 205–216, Feb. 2008.
- [20]T. Sakurai and A. R. Newton, "Alpha-power law MOSFET model and its applications to CMOS inverter delay and other formulas," IEEE J. Solid-State Circuits, vol. 25, pp. 584–594, Apr. 1990.
- [21]BSIM4, UC Berkeley, [online]. Available: <u>http://www-device.eecs.berkeley.edu/~bsim</u> <u>3/bsim4.html</u>
- [22]International Technology Roadmap for Semiconductors (ITRS), 2007 Edition, [online]. Available: <u>http://www.itrs.net/</u>
- [23]Predictive Technology Model (PTM), [online]. Available:<u>http://www.eas.asu.edu/~ptm/</u>