渡辺 慎吾[†] 橋本 昌宜[‡] 佐藤 寿倫 ^{††,§}

† 九州工業大学大学院 情報工学研究科 情報科学専攻

‡ 大阪大学大学院 情報科学研究科 情報システム工学専攻

^{††} 九州大学 システムLSI研究センター

[§] 独立行政法人科学技術振興機構, CREST

半導体製造プロセスの微細化が進展するにつれ,製造ばらつきの拡大という深刻な問題が顕在化して いる.それによりトランジスタの特性ばらつきが増大し,タイミング歩留まりの悪化が懸念されてい る.我々は回路遅延の統計的性質に着目し,演算器をカスケーディングすることで遅延ばらつきを縮 小することを検討している.本稿では,演算器の統計的遅延解析とプロセッサ性能の評価とから,カ スケーディングの性能歩留まり改善に対する効果を調査する.その結果,ばらつき問題への対策には マイクロアーキテクチャの大局的な検討が必要であるという知見が得られた.

ALU Cascading for Improving Performance Yield

Shingo Watanabe[†] Masanori Hashimoto[‡] Toshinori Sato^{\dagger †,§}

[†]Department of Artificial Intelligence, Kyushu Institute of Technology

[‡]Department of Information Systems Engineering, Osaka University

^{††}System LSI Research Center, Kyushu University

[§]Japan Science and Technology Agency, CREST

As semiconductor technologies are aggressively advanced, the problem of parameter variations is emerging. Parameter variations in transistors affect circuit delay, resulting in serious yield loss. We exploit the statistical characteristics in circuit delay, and are investigating ALU cascading for variation reduction. From the statistical timing analysis in circuit level and the performance evaluation in processor level, this paper tries to unveil how efficiently ALU cascading improves performance yield of processors. We find that innovations are required for managing parameter variations in microarchitecture level.

1. はじめに

半導体の微細化によりトランジスタ特性のばらつき が拡大するという深刻な問題が顕在化している.ばら つきは動的なばらつきと静的なばらつきに分類され る⁴⁾.動的なばらつきはトランジスタの動作温度や電 源電圧など周辺環境の揺らぎを要因とするばらつきで ある.静的なばらつきは製造ばらつきと呼ばれ,製造 時にトランジスタのゲート形状や不純物濃度などに生 じる微細な揺らぎを要因とする.製造時の揺らぎは本 質的に避けがたく,トランジスタサイズの縮小に伴い 拡大している³⁾.製造ばらつきはチップ間ばらつきと チップ内ばらつきに分類される.チップ間ばらつきは 各チップの平均値が変動するばらつきであり,チップ 内ばらつきはチップ内において各トランジスタの特性 などが変動するばらつきである.微細化の進展にとも ないチップ内ばらつきが深刻化している⁹⁾.

トランジスタの特性ばらつきにより回路遅延が変動 する³⁾ と,製造されたチップの中にはタイミング制約 を満たせないものが現れる.今後製造ばらつきが拡大 すると,タイミング制約を満たせないチップの割合が 増加し,性能歩留まりが悪化することが予想される. 性能ばらつきを意識して歩留まりを改善しようという 試みが現れ始めているが,回路あるいはマイクロアー キテクチャのレベルでばらつきそのものを縮小しよう とする試みはほとんどない.本研究では,回路遅延の 統計的性質に着目し,マイクアーキテクチャレベルで 遅延そのものを縮小して,性能歩留まりを改善するこ とを目標としている.

回路遅延の統計的性質を活用するために,演算器の カスケーディングを利用することを提案している¹⁰⁾. カスケーディングすることで演算器の論理段数を大き くすることができるため,遅延ばらつきの縮小が期待 できる.また,カスケーディングにより演算器の遅延 は増加するが,同一サイクルで複数命令を実行できる ためサイクル当たりの実行命令数を改善可能である. 本稿では,カスケーディングされた演算器の統計的遅 延解析を行い,それを採用するプロセッサの性能を考



慮して,その性能歩留まりの改善度合いを評価する. 本稿の構成は以下の通りである.次節で回路遅延の 統計的性質を説明する.3節で演算器カスケーディン グについて説明する.4節で演算器の統計的遅延解析 を行う.5節では演算器カスケーディングを採用する プロセッサの性能を評価する.6節でプロセッサの性 能を考慮した性能歩留まりを評価する.7節でまとめ とする.

2. 回路遅延の統計的性質

回路遅延の統計的性質について説明する.図1はク リティカルパスの総数が回路遅延に与える影響を示し ている⁵⁾⁶⁾.横軸は遅延を,縦軸は出現度を示す.各パ スは互いに無相関で,平均(μ)が6,標準偏差(σ)が1 である正規分布 $N(6,1^2)$ に従うものと仮定している. 図1のnはクリティカルパスの本数であり,n = 1の 場合が $N(6,1^2)$ の正規分布である.クリティカルパ スの本数が増加するにしたがって,遅延の平均は増大 する方向へ移動している.これは回路中の全てのパス の中で最も遅延の大きなパスが,その回路の遅延時間 を決定するためである.この性質から,遅延の揃った パスを多くもつ回路ほど,ばらつきによる回路遅延増 大の影響を受けやすいことがわかる.一方で分布の広 がり, σ はクリティカルパス数が増加するにしたがっ て小さくなっている.

図 2 はクリティカルパスの論理段数が回路遅延に与 える影響を示している.図 1 と同様に横軸は遅延を, 縦軸は出現度を示す.図 2 の m は相対的な論理段数 を示す.m = 1が図 1 に示すn = 100のときの遅延 分布である.m = 1/2は論理段数が 1/2 倍になった 場合を,m = 2は論理段数が 2 倍になった場合を示し ている.論理段数が大きくなるとゲート遅延の変動が 平均化されるため,遅延のばらつきは縮小する.論理 段数mが大きくなるに従って σ は $1/\sqrt{m}$ で相対的に 小さくなる.このことは論理段数が大きくなると遅延 は増加するがばらつきの度合いは縮小することを示し ている.



3. 演算器カスケーディング

回路遅延の統計的性質を活用し遅延ばらつきを縮小 することを目的として,演算器カスケーディングの利 用を提案している¹⁰⁾.演算器カスケーディングでは図 3(a)のように2つの演算器を用いて,一方の演算器の 出力を他方の演算器の入力に接続する.カスケーディ ングされた演算器を用いて依存関係のある複数命令を 1サイクル内で連続実行する⁸⁾.カスケーディングす ることで論理段数が増加し,回路遅延のばらつきを縮 小することが可能である.

従来のスーパスカラプロセッサは,図3(b)のように 依存関係にある命令を並列に処理できない.図の先行 命令1と後続命令2には依存関係があり,命令1が演 算を終了しないと命令2を実行できない.そのため少 なくとも2サイクルを要する.演算器カスケーディン グを用いると,それら2命令を1サイクルで実行でき る.サイクル当たりの実行命令数を増やすことができ, IPC(Instructions per Cycle)を改善できる.しかし, カスケーディングにより演算器の遅延は増加し,動作 周波数が低下する.IPCを改善できたとしても,動作 周波数が大きく低下すればプロセッサ性能は低下する. 本稿ではこれらを考慮した評価を行う.

4. 演算器の統計的遅延解析

4.1 対象回路

対象は 32 ビット桁上げ選択加算器 (Carry Select Adder:CSLA) である .2 入力 CSLA とそれをカスケー ディングした CSLA(3 入力 CSLA と呼ぶ) を Verilog



HDL で設計する. Synopsys 社の DesignCompiler に より, HITACHI 0.18um セルライブラリを用いてゲー トレベル・ネットリストを合成する.表1に合成時の 条件をまとめる.また,2つの2入力 CSLA の接続は HDL レベルで行い,階層化しないでフラットに合成 する.

4.2 解析方法

図 4 に示す回路の統計的遅延解析方法を説明する. 図中, DesignCompilerのみが市販ツールであり, SDF w/ variations Generator と Statistical Processing Tool は自作ツールである.

- 対象回路を合成しネットリストと Standard Delay Format(SDF) ファイルを得る.
- ① の SDF ファイルを基に,各ゲート遅延がば らついた状態の SDF ファイルを作成する.
- ③ ②の工程を繰り返し、ばらつきの異なる多数の SDF ファイルを作成する.
- ④ で合成したネットリストと③で作成した SDF ファイルを1つ用いて, DesignCompiler で対象回路の静的遅延解析を行う.これを全て の SDF ファイルで実施する.
- ⑤ 全ての遅延解析結果を統計処理する.

② でゲート遅延をばらつかせる方法を説明する. SDF ファイルには,論理ゲートの各パスの立ち上り 遅延と立ち下り遅延が記述されている.これらの遅延 をモンテカルロシミュレーションと同様の要領で変動 させる.各ゲート遅延は互いに無相関とし,それぞれ に正規分布に従った変動量を与える.文献 3)による と65nm テクノロジでのゲート遅延のばらつきはσ/µ で0.064 であることから,ゲート遅延変動量を σ/µを 0.064 とする.また,作成する SDF ファイルのサンプ ル数はそれぞれの解析で 10,000 とする.





表 3 演算器数に対する回路遅延の平均値と標準偏差の変化

		μ	σ	σ/μ
2CSLA	x1	4.82	0.088	0.0183
	x4	4.91	0.062	0.0126
	x6	4.93	0.057	0.0115
	x8	4.95	0.054	0.0109
3CSLA	x1	5.96	0.093	0.0155
	$\mathbf{x}2$	6.01	0.076	0.0127
	x3	6.04	0.069	0.0115
	x4	6.05	0.065	0.0107

4.3 解析結果

2 入力 CSLA と 3 入力 CSLA の遅延解析結果を図 5 に示す.横軸は遅延を,縦軸は度数を示す.図中の 左側の一群が2入力 CSLA の,右側の一群が3入力 CSLA の分布である.表2に遅延の μ , σ ,及び σ/μ をまとめる.表2の4列目は2入力 CSLA の σ/μ に 対する3入力 CSLA の σ/μ の改善率を示している.2 入力 CSLA と比較して3入力 CSLA は遅延が大きい ため,当然 μ と σ は大きくなる.しかし, σ/μ は小 さくなっており,遅延ばらつきが小さくなっているこ とが分かる.言い換えると,演算器カスケーディング により遅延ばらつきを縮小できている.

2節で説明したクリティカルパスが回路遅延に与える 影響を考慮すると,演算器数がプロセッサ全体の遅延 に影響を与えることが分かる.スーパスカラプロセッ

表 4 基準プロセッサの構成			
Fetch width	8 instructions		
L1 I-cache	32KB, 2way, 1 cycle		
Branch predictor	gshare + bimodal		
	gshare:4K entries, 12 histories		
	bimodal:4K entries		
RUU size	128 entries		
Issue width	4/6/8 instructions		
Integer ALUs	4/6/8 units, 1 cycle		
Integer multipliers	1 units		
	MULT 3 cycles, DIV 20 cycles		
Floating ALUs	4 units, 2 cycles		
Floating multipliers	1 unit		
	MULT 4 cycles, DVI 12 cycles,		
	SQRT 24 cycles		
L1 D-cache port	2 ports		
L1 D-cache	32KB, 4way, 2 cycles		
Unified L2 cache	4MB, 8way, 8cycles		
Memory	150 cycles		
Commit width	8 instructions		

サは演算器を複数持つが,演算器数が増加すると実行 ステージのクリティカルパス数が増加する.その影響 について調査する.遅延解析で得られた遅延分布を用 いて統計的 MAX 演算²⁾で求める.なお,これ以後は 遅延分布を正規分布に近似して扱う.

図6に演算器数を変えたときの遅延分布を示す.横 軸は遅延を,縦軸は出現度を表す.図中の左側の一群 が2入力CSLAの分布を,右側の一群が3入力CSLA の分布である.2入力CSLAは演算器数が1,4,6,8 のときの分布を,3入力CSLAでは演算器数が1,2, 3,4のときの分布をそれぞれ示す.このとき,基本構 成要素である2入力CSLAの数では両者で同じになっ ている.図から演算器数が増加すると,遅延の平均は 増加し,ばらつきは縮小していることが確認できる.

表 3 に遅延の μ , σ , σ/μ をまとめる.基本構成要素の 2 入力 CSLA が 1 から 8 へ増加するとき, 2 入力 CSLA では μ が 2.6%増加し σ/μ が 40%縮小している.一方, 3 入力 CSLA では μ が 1.6%増加し σ/μ が 31%縮小している.しかし,基本構成要素の 2 入力 CLSA の数が同じときには両者に有意差は無く,演算器数の回路全体の遅延に与える影響は同程度であることが分かった.

5. プロセッサの IPC の評価

本節では演算器カスケーディングがプロセッサの IPC に与える影響を評価する.これ以降,それを利用する プロセッサをカスケード・プロセッサと呼ぶ.

5.1 評価環境

SimpleScalar ツールセット¹⁾ を用いて評価環境を構 築した.命令セットは Alpha 命令セットを用いる.ベ ンチマークプログラムには SPEC2000 CINT を用い, 初めの5億命令をスキップ後,1億命令をシミュレー ションする.カスケーディングを施さない比較基準と なるプロセッサ(基準プロセッサと呼ぶ)の構成を表4 にまとめる.基準プロセッサは4命令,6命令,8命



令発行のプロセッサを用意する.これらのプロセッサ は,命令発行幅と整数 ALU の数以外の構成は共通で ある.

5.2 カスケード・プロセッサの構成

カスケード・プロセッサの構成について説明する.カ スケーディングする演算器は整数 ALU のみを対象と する.本稿では4節で求めた遅延分布を整数 ALU の 遅延分布とし評価を行う.カスケード・プロセッサの 実行ステージの遅延は,カスケーディングのため基準 プロセッサに比べ増加する. 典型値での遅延が 25%増 加するので,基準プロセッサに対して80%の動作周波 数となる.以上は,実行ステージがプロセッサの動作 周波数を決定するという仮定に基づいている.微細化 の進展による実行ステージと他のステージにおける遅 延のギャップのために,プロセッサの歩留まりは主に 実行ステージにおけるタイミングエラーで決定される と言われており⁷⁾, 妥当な仮定である.また, 評価し た遅延分布は実行ステージについてのみであるが,動 作周波数が低下することから,実行ステージ以外のス テージはタイミング制約が緩和される.

3 入力 ALU での演算カスケーディングには以下の 制約を設ける.以降,カスケーディング実行される演 算を特定することをグループ化と呼び,カスケーディ ングされない命令をグループ化不可能命令と呼ぶ.

- グループ化の対象は整数 ALU 命令のみとする. ただしロード / ストア命令はアドレス計算とメ モリアクセスに分離されており,アドレス計算 部はグループ化の対象とする.
- ② 2 命令のグループ化のみ許す.先行命令を生産者,後続命令を消費者と呼ぶ.また,どの命令も複数のグループには属さない.
- ③ 命令ウィンドウへのディスパッチ時にグループ 化を施す.グループ化の探索範囲はウィンドウ 内に限られる.生産者を見つけられない場合に は,グループ化不可能命令となる.
- ④ ディスパッチ時に利用不可能なオペランドを2 つ持つ命令はグループ化の消費者にはなり得ない.これは図7に示すようなグループ化を防ぐためである.グループ化された命令は同時に発行されなければならないので,図のグループ化は命令発行できないデッドロック状態を引き起こす.



図 8 IPC の評価結果: (a)4 命令発行構成, (b)6 命令発行構成, (c)8 命令発行構成

表 5 カスケード・プロセッサの構成

	Symmetry	Asymmetry	
4 issue :2in ALU	_	1 unit, 1 cycle	
:3in ALU	$2~{\rm units},1~{\rm cycle}$	1 unit, 1 cycle	
6 issue :2in ALU	_	4 units, 1 cycle	
:3in ALU	3 units, 1 cycle	1 unit, 1 cycle	
8 issue :2in ALU	_	4 units, 1 cycle	
:3in ALU	4 units, 1 cycle	$2~{\rm units},~1~{\rm cycle}$	
Common :L2 cache	4MB, 8 way, 7 cycles		
:Memory	120 cycles		

カスケード・プロセッサの演算器構成について述べ る、演算器構成は2種類考えられる.1つは全て3入 カALUとする構成であり,これを対称構成と呼ぶ.も う1つは2入力ALUと3入力ALUを混在させる構 成であり,これを非対称構成と呼ぶ.前者の構成でグ ループ化不可能命令を実行するには何らかの偽命令, 例えば0と0の加算などの命令とグループ化する必要 がある.一方,後者では3入力ALU数が対称構成と 比ベ少なくなるため,グループ化命令のスループット が低下することになる.これらの演算器構成がIPCに 与える影響も評価する.

表 5 にカスケード・プロセッサの構成をまとめる. 表 4 に示した基準プロセッサの構成と異なる項目のみ を示す.メモリと 2 次キャッシュのアクセスレイテン シは,動作周波数が低下するためにサイクル数では小 さくなっている.

5.3 評価結果

図 8 に 4 命令,6 命令,8 命令発行のプロセッサ構 成での IPC をそれぞれ示す.全ての値は 4 命令発行 基準プロセッサの IPC で正規化されている.横軸は プログラムを示す.図中の Baseline は基準プロセッサ を,Asymmetry は非対称構成の,Symmetry は対称 構成のカスケード・プロセッサをそれぞれ示す.

はじめに,演算器カスケーディングが IPC に与え る影響について考える.IPC は発行幅により異なる 影響を受けている.4命令発行ではカスケード・プロ セッサの IPC は多くのプログラムで基準プロセッサ よりも低い.平均では非対称構成で 0.5%,対称構成 で 5.4%,それぞれ IPC が低下している.IPC が低下 するのは,4命令発行ではプロセッサは十分な命令レ ベル並列性を確保できるためである.基準プロセッサ





図 9 プログラム実行時の命令の内訳

は並列性があればサイクル当たり4命令実行できる. 対して,カスケード・プロセッサはグループ化不可能 命令が存在するとALUを全て利用することができな い.非対称構成,対称構成ともにグループ化不可能命 令はサイクル当たり2命令しか実行できないため,実 効スループットが低下する.

6命令発行では若干の改善が得られている.非対称構 成で平均1.0%,対称構成で平均0.6%向上している.8 命令発行では改善が拡大している.非対称構成と対称構 成でのIPCの改善は,平均でそれぞれ6.9%と6.4%で ある.IPCの改善度合いが向上するのは,命令発行幅 が増加するに従って命令レベル並列性の抽出が困難に なるためである.基準プロセッサではALUの利用効 率が低下する.対して,カスケード・プロセッサでは依 存関係にある命令をグループ化することでALUの利 用効率が上がる.これらのことから,演算器カスケー ディングはより発行幅の広いプロセッサに適用するこ とでIPCを改善すること可能であることが分かる.

次に,演算器構成による IPC の変化について考え る.全ての発行幅で,対称構成よりも非対称構成の方 が大きな IPC を示している.しかし,4命令発行に比 べ,6命令と8命令発行では,IPC の差は小さい.非 対称構成の方が IPC をより向上できている.対称構 成では演算器の利用効率が悪いためである.これはグ ループ化命令が不可能命令に対してそれほど多くない ことを示している.次にこれを確認する.

図9に4命令非対称構成プロセッサでのプログラム 実行時の命令の内訳を示す.縦軸は全実行命令数に占 める割合を示している.ProdとConsがグループ化さ れた命令を示し,それぞれ生産者と消費者の割合を示 す.Ungrouped はグループ化不可能命令を,Others はグループ化対象外の命令を示す.グループ化命令は 平均で29%,グループ化不可能命令は平均で41%存 在する.その他のプロセッサ構成でも同様の傾向のた め,グラフを省略する.グループ化される命令はそれ ほど多くないことがわかる.非対称構成の方がより高 い IPC を得ることができた要因である.

6. 性能歩留まり

4 節で求めた遅延分布と5 節で評価した IPC とか ら性能歩留まりについて考察する.動作周波数と IPC との積からプロセッサ性能を求め,その分布を用いて 歩留まりについて考察する.その分布上で性能の下限 を与えると,それを満たすものと満たしていないもの に分けることができ,歩留まりを比較できる.

図10に性能分布を示す.横軸は性能を示す.4命令 発行基準プロセッサの平均性能で正規化している.カ スケード・プロセッサのIPCはその値の大きい非対 称構成のものを用いている.縦軸は出現度を示す.非 対称構成では2入力演算器と3入力演算器が混在する が,クリティカルパスとなるのは3入力演算器である ので,3入力演算器数のみ考慮する.

基準プロセッサとカスケード・プロセッサをそれぞ れの命令発行幅で比較すると、平均性能は全て基準プ ロセッサの方が高いことが分かる.IPCの評価では6 命令と8命令発行のときに、基準プロセッサに対して カスケード・プロセッサに改善が見られている.それに も関わらず性能が低下しているのは、動作周波数の低 下による性能悪化が大きいためである.一方、それぞ れの命令発行幅で、ばらつきを比較すると、カスケー ド・プロセッサの方が σ/μ が僅かに大きい.これは演 算器構成が要因である.非対称構成では3入力演算器 数が少ないため、クリティカルパス数の増加によるば らつき縮小の効果が少ないためである.

演算器カスケーディングを施すと動作周波数が低下 するため,同一の命令発行幅のプロセッサ構成では性 能は悪化する.6命令と8命令発行のプロセッサ構成 ではカスケーディングで IPC を改善しているが,周 波数の低下を打ち消すほどではない.また,非対称の 演算器構成では演算器数が少ないため,周波数ばらつ きの改善は得られてない.

以上の考察から以下の知見が得られる.演算器単体 ではばらつきを改善できたが,演算器の遅延増の影響, 演算器数の影響,IPCの改善度合いから総合的に判断 すると,プロセッサ性能を考慮した性能歩留まりを改 善できていないと結論できる.このことは,ばらつき の問題は局所的な改善を検討するだけでは不十分で, プロセッサシステム全体を大局的に検討する必要があ ることを示唆している.本研究ではばらつきの問題へ の解決策を提示できなかったが,この知見は今後の研 究において大きな意味があると言えよう.



7. ま と め

マイクロアーキテクチャレベルで性能歩留まりを改 善するために,演算器カスケーディングの利用を提案 した.評価の結果,回路レベルではばらつきを縮小で きるものの,プロセッサレベルでばらつきを縮小する ことはできなかった.プロセッサレベルで性能歩留ま りを改善するには,小手先の工夫では不十分で,抜本 的なマイクロアーキテクチャの見直しが必要であると いう知見が得られた.

謝辞 本研究は一部,科学研究費補助金・基盤研 究A(課題番号 19200004) および,科学技術振興機構 CREST プログラムの支援による.なお,東京大学 VDEC を通じて提供された日立製作所の 0.18µm ラ イプラリを使用している.

参考文献

- T. Austin et al., "SimpleScalar: an infrastructure for computer system modeling", IEEE Computer, 35(2), 2002.
- M. Berkelaar, "Statistical delay calculation, a linear time method", 6th Int. Workshop on Logic Synthesis, 1997.
- K. Bernstein et al., "High-performance CMOS variability in the 65-nm regime and beyond", IBM Jour. of Res. and Dev., 50(4/5), 2006.
- S. Borkar et al., "Parameter variations and impact on circuits and microarchitecture", 40th Design Automation Conf., 2003.
- 5) K. A. Bowman et al., "Impact of die-to-die and within-die parameter fluctuations on the maximum clock frequency distribution for gigascale integration", IEEE Jour. of Solid-State Circuits, 37(2), 2002.
- 6) M. Hashimoto et al., "Increase in delay uncertainty by performance optimization", Int. Symp. on Circuits and Systems, 2001.
- H. Li et al., "SAVS: a self-adaptive variable supply-voltage technique for process-tolerant and power-efficient multi-issue superscalar processor design", 11th Asia and South Pacific Design Automation Conf., 2006.
- S. Vassiliadis et al., "Interlock collapsing ALU's", IEEE Trans. on Comput., 42(7), 1993.
- 小野寺 秀俊、"ばらつきを克服する設計技術"、回路と システム軽井沢ワークショップ、2006.
- 10) 佐藤 寿倫, "命令レベル逐次プロセッサ", 情処研報, 2006-ARC-169, 2006.